[发明专利]在含有电介质材料的硅形成中改进的空隙填充沉积

说明书

相关申请的交叉引用

本申请是2005年8月26日由Ingle等人提交的美国专利申请No. 11/213,612，题为“IMPROVED GAP-FILL DEPOSITIONS INTRODUCING HYDROXYL-CONTAINING PRECURSORS IN THE FORMATION OF SILICON CONTAINING DIELECTRIC MATERIALS(在含有电介质材料硅的 形成中改进的空隙填充沉积)”的部分接续申请。该申请也是2004年12月 20日由Ingle等人提交的美国专利申请No.11/018,381，题为“IMPROVED GAP-FILL DEPOSITIONS IN THE FORMATION OF SILICON CONTAINING DIELECTRIC MATERIALS(在含有电介质材料硅的形成中改进的空隙填充沉 积)”的部分接续申请，其为2002年9月19日由Ingle等人提交的美国专利 申请No.6,905,940(美国专利申请序列号10/247,672)，题为“METHOD USING TEOS RAMP-UP DURING TEOS/OZONE CVD FOR IMPROVED GAP-FILL (在TEOS/OZONE CVD期间使用TEOS接线用于改进空隙填充的方法)”的 部分接续申请，并且其还享有在2004年8月27日由Ingle等人提交的美国临 时专利申请No.60/605,116，题为“IMPROVED GAP-FILL DEPOSITIONS INTRODUCING HYDROXYL-CONTAINING PRECURS ORS IN THE FORMATION OF SILICON CONTAINING DIELECTRIC MATERIALS(在含 有电介质材料的硅的形成中引入含氢氧气先驱物改进空隙填充的沉积)”的优 先权。在此引入以上所有申请作为参考。

技术领域

本发明涉及包含电介质材料的硅的形成中改进的空隙填充沉积。

背景技术

集成电路的制造工序通常包括几个构图工艺。构图工艺可以限定一层诸如 已构图的金属或多晶硅层的导体，或可以限定诸如沟槽(trench)的隔离结构。 在很多情况下，使用绝缘或电介质材料填充沟槽。这种绝缘材料起到几个功能。 例如，在一些应用中，该材料用于将一个IC区域与另一个区域电绝缘，并且 电气上钝化沟槽表面。该材料也通常为构造下一半导体层提供基底。

在对衬底构图之后，已构图的材料是不平坦的。图案的拓扑(topology) 可以干扰或降级后续的晶圆工艺。通常需要在已构图的材料上产生平坦的表 面。已经研发了多种方法来产生平的，或“平面化”的表面。示例包括沉积足 够厚度的材料的共形层(conformal layer)并且抛光该晶圆来得到平表面，沉 积足够厚度的材料的共形层并将回蚀该层以形成平面化的表面，以及形成相对 低熔点的金属层，诸如掺杂的氧化硅，以及随后将晶圆加热到足以使得掺杂的 氧化硅熔化并像液体一样流动，一旦冷却将产生平表面。每一个工艺具有使得 工艺满足特定应用所需的属性。

随着半导体设计的发展，半导体器件的特征尺寸大大减小。现在许多电路 具有诸如迹线或沟槽小于微米跨度的特征。虽然特征尺寸的减小允许更高的器 件密度，每个晶圆有更多的芯片，更复杂的电路，较低的运行功耗以及更低成 本等其它益处，但更小的几何外形也产生了新的问题，或重新面临对于较大的 几何外形时已经解决的问题。

由亚微型器件带来的一种制造挑战的实例是以无空隙的方式完全地填充 窄沟槽的能力。为了使用氧化硅填充沟槽，一层二氧化硅首先沉积在已构图的 衬底上。二氧化硅层通常覆盖该区域，以及沟槽的壁和底部。如果沟槽宽并且 浅，相对容易填充沟槽。随着沟槽变窄以及纵横比(沟槽高度与沟槽宽度的比 例)增加，更可能使得沟槽的开口将“夹断(pinch off)”。

夹断沟槽将在沟槽内陷出空隙。图1示出了形成于填充沟槽1的电介质材 料2中的该类空隙4。这些空隙通常产生在电介质材料快速沉积到高纵横比的 沟槽中的填充沉积中。空隙4在填充的电介质强度中产生不均匀性，这对半导 体器件的运行产生不利影响。