专利名称
主分类
A 农业
B 作业;运输
C 化学;冶金
D 纺织;造纸
E 固定建筑物
F 机械工程、照明、加热
G 物理
H 电学
专利下载VIP
公布日期
2023-10-24 公布专利
2023-10-20 公布专利
2023-10-17 公布专利
2023-10-13 公布专利
2023-10-10 公布专利
2023-10-03 公布专利
2023-09-29 公布专利
2023-09-26 公布专利
2023-09-22 公布专利
2023-09-19 公布专利
更多 »
专利权人
国家电网公司
华为技术有限公司
浙江大学
中兴通讯股份有限公司
三星电子株式会社
中国石油化工股份有限公司
清华大学
鸿海精密工业股份有限公司
松下电器产业株式会社
上海交通大学
更多 »
钻瓜专利网为您找到相关结果7837358个,建议您升级VIP下载更多相关专利
  • [发明专利]时钟信号切换电路-CN200810087015.0有效
  • 杨千柏;郑文平 - 盛群半导体股份有限公司
  • 2008-03-28 - 2009-09-30 - G06F1/08
  • 该取样频率选择器接收一第一时钟信号(CLK1)及一第二时钟信号(CLK2),且依一频率选择信号的状态决定输出CLK1及CLK2之一。该同步切换控制器,接收来自该取样频率选择器的CLK1及CLK2之一,且根据该频率选择信号的状态及来自该取样频率选择器的CLK1及CLK2之一的有效缘的同步信号,而分别输出一频率选择控制信号(CLKSEL该可控制频率输出选择器,接收该CLK1及该CLK2及来自该同步切换控制器的CLKSEL,且依来自该同步切换控制器的CONTROL的状态决定是否输出该CLK1及CLK2之一。
  • 时钟信号切换电路
  • [发明专利]一种异步fifo实现电路-CN201810533118.9有效
  • 赵翠华;罗敏涛;刘思源;田超;李磊;娄冕;黄九余 - 西安微电子技术研究所
  • 2018-05-25 - 2020-08-18 - G06F5/06
  • 本发明一种异步fifo实现电路,包括fifo控制模块,以及基于异步时钟clk1和clk2设置的基于clk1的同步fifo1和基于clk2的同步fifo2;同步fifo1和同步fifo2中的数据宽度相同;fifo控制模块包括与基于clk1的同步fifo1交互的fifo1状态控制模块,与基于clk2的同步fifo2交互的fifo2状态控制模块,以及跨时钟域脉冲转换模块;fifo1状态控制模块和fifo2状态控制模块用于根据电路的输入信号分别对同步fifo1和同步fifo2进行状态控制;状态控制包括IDLE态、WR态和RD态;跨时钟域脉冲转换模块用于clk1时钟域和clk2时钟域之间脉冲信号的转换。
  • 一种异步fifo实现电路
  • [发明专利]一种时钟切换方法及时钟切换装置-CN201010560049.4有效
  • 聂中平 - 青岛海信信芯科技有限公司
  • 2010-11-16 - 2011-04-13 - G06F1/08
  • 本发明公开了一种时钟切换方法及时钟切换装置,首先,对时钟选择信号进行处理,生成第一时钟选择信号和第二时钟选择信号;其中,当时钟选择信号从选通clk1的状态跳变到选通clk2的状态时,第一时钟选择信号在保持选通clk1的状态至少一个clk1脉冲时进行跳变;第二时钟选择信号在所述第一时钟选择信号跳变后,保持当前阻断clk2的状态至少两个clk2脉冲时进行跳变;其次,将所述第一、第二时钟选择信号作为门控使能信号,分别对clk1、clk2进行门控处理;然后,将门控处理后生成的信号进行组合输出。
  • 一种时钟切换方法装置
  • [发明专利]一种精简的选针器数据传输方法-CN201710950313.7有效
  • 邓才参;夏伟华 - 肇庆市立泰电子产品有限公司
  • 2017-10-13 - 2020-09-29 - G06F13/42
  • 本发明公开了一种精简的选针器数据传输方法,步骤一:在时钟信号CLK1的上升沿输出目标地址低4位,此时时钟信号CLK2必须为低电平才有效;步骤二:在时钟信号CLK2的上升沿送出目标地址高4位;步骤三:在时钟信号CLK1的下降沿输出数据低4位;步骤四:在时钟信号CLK2的下降沿输出数据高4位,并在CLK1上输出地址,数据的CRC的奇偶位校验状态0或1,代表前面数据的校验状态于说接收端校验数据;步骤五:完成一个周期的数据传输节省了空间占用,可以设计用于更新小寸的选针器接口上,CLK1,CLK2时钟互校验。保证了信号的完整性,传送的数据中带有奇偶校验位,保证每一次数据传输的可靠性。
  • 一种精简选针器数据传输方法
  • [发明专利]用于提供第一和第二时钟信号的时基发生器和方法-CN201210052145.7有效
  • 乔治·布尔恰 - 西门子公司
  • 2012-03-01 - 2012-09-05 - H03K5/15
  • 本发明涉及一种用于提供第一时钟信号和第二时钟信号的时基发生器和方法,其中提供具有定义时间或相位延迟的频率(f1,f2)略微不同的两个时钟信号(CLK1,CLK2),以第一时钟频率(f1)提供第一时钟信号(CLK1),将第一时钟频率(f1)除以第一整数(K1)以产生第一辅助信号(CLK11),将第二时钟信号(CLK2)除以第二整数(K2)以产生第二辅助信号(CLK21),通过单独加权和比较周期持续时间或定相所述第一和第二辅助信号(CLK11、CLK21)生成误差信号(ERR),以及借助于由所述误差信号(ERR)控制的电压控制振荡器(17)生成所述第二时钟信号(CLK2)。
  • 用于提供第一第二时钟信号发生器方法

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top