[发明专利]时钟信号切换电路

摘要

本发明涉及一种时钟信号切换电路，包含一取样频率选择器、一同步切换控制器及一可控制频率输出选择器。该取样频率选择器接收一第一时钟信号(CLK1)及一第二时钟信号(CLK2)，且依一频率选择信号的状态决定输出CLK1及CLK2之一。该同步切换控制器，接收来自该取样频率选择器的CLK1及CLK2之一，且根据该频率选择信号的状态及来自该取样频率选择器的CLK1及CLK2之一的有效缘的同步信号，而分别输出一频率选择控制信号(CLKSEL)及一频率输出控制信号(CONTROL)。该可控制频率输出选择器，接收该CLK1及该CLK2及来自该同步切换控制器的CLKSEL，且依来自该同步切换控制器的CONTROL的状态决定是否输出该CLK1及CLK2之一。

主权项

1. 一种时钟信号切换电路，其特征在于，包含：一取样频率选择器，其接收至少一第一时钟信号及一第二时钟信号，且该取样频率选择器是根据一频率选择信号的状态以决定输出该第一时钟信号及该第二时钟信号的其中之一；一同步切换控制器，其接收来自该取样频率选择器的第一时钟信号及第二时钟信号的其中之一，且该同步切换控制器是根据该频率选择信号的状态及来自该取样频率选择器的第一时钟信号及第二时钟信号之一的有效缘的同步信号，而分别输出一频率选择控制信号及一频率输出控制信号；以及一可控制频率输出选择器，其接收该第一时钟信号及该第二时钟信号及来自该同步切换控制器的频率选择控制信号，且该可控制频率输出选择器是根据来自该同步切换控制器的频率输出控制信号的状态以决定是否输出该第一时钟信号及该第二时钟信号的其中之一。