“锁相环芯片”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果1922174个，建议您升级VIP下载更多相关专利

[发明专利]一种用于并网逆变器的锁相环改进方法-CN202210499881.0在审
发明人：夏雪菁;杨龙月;蔡智鹏;曹添;乔帅君;姜成浩;张亚洲;周专;任烜辰 -专利权人：中国矿业大学
申请日： 2022-05-06 - 公布日： 2022-08-30 - 主分类号： H02J3/38 文献下载
摘要：本发明公开了一种用于并网逆变器的锁相环改进方法，属于并网逆变器稳定控制相关领域。设计了含三个惯性环节的改进正交信号发生器模块(ISOGI),将该模块引入同步坐标锁相环(SRF‑PLL)鉴相环节前作为预处理环节得到多阶改进型锁相环，从而使本发明设计的锁相环具有抑制电网电压直流分量与谐波分量的能力，提高了锁相环电网电压同步信号提取精度。将该改进型用于并网逆变器中可修正锁相环附加导纳输出特性，进而抵消锁相环负阻尼对并网逆变器稳定控制的不利影响。本发明在源头处抑制了电网电压中直流分量与谐波分量流入锁相环控制系统，有利于为新能源发电系统稳定性控制提供电网同步参考。
一种用于并网逆变器锁相环改进方法

[发明专利]基于参数敏感性因子的并网逆变器锁相环参数辨识方法-CN202210250369.2在审
发明人：李飞;蔡水亮;刘洋;陈平;张兴;曹仁贤 -专利权人：合肥工业大学
申请日： 2022-03-10 - 公布日： 2022-05-27 - 主分类号： H02J3/38 文献下载
摘要：本发明提供了一种基于参数敏感性因子的并网逆变器锁相环参数辨识方法，属于电能质量和控制领域。所述锁相环参数包括锁相环比例系数和锁相环积分系数。该方法建立含有未知锁相环参数的正序阻抗模型，提出用参数敏感性因子得到参数敏感性因子满足要求的频率段，使用粒子群优化算法结合在参数敏感性因子满足要求的频率段内测量得到的阻抗进行参数估计，获得多组锁相环参数估计值，确定锁相环参数估计值的平滑频段，获得参数辨识结果。本发明综合了并网逆变器序阻抗建模、参数敏感性因子、阻抗测量、粒子群优化算法和平滑频段确定方法的优点，缩短了阻抗测量的频率范围，能够准确地辨识出并网逆变器锁相环参数。
基于参数敏感性因子并网逆变器锁相环辨识方法

[发明专利]一种高渗透率下基于二阶振荡环节的锁相环控制电路-CN202210172274.3在审
发明人：杨明;赵月圆;杨杰;胡梦圆 -专利权人：河南理工大学
申请日： 2022-02-24 - 公布日： 2022-05-27 - 主分类号： H02J3/44 文献下载
摘要：本发明涉及一种高渗透率下基于二阶振荡环节的锁相环控制电路，属于电子电路领域。利用锁相环输出相角与扰动量之间的函数关系揭示了系统鲁棒性下降的主要原因，剖析了传统前置滤波器锁相环存在的主要弊端。鉴于此，提出了一种基于二阶振荡环节的新型锁相环设计方案，并推导了新型锁相环的等效传递函数，同时给出了具体的参数设计方法。理论分析表明：所提新型锁相环拥有和传统前置二阶低通滤波器锁相环相同的谐波衰减特性，系统鲁棒性得到保证，并且无需额外的相位补偿环节即可实现并网公共点单位功率因数入网。最后，通过仿真结果验证了所提新型锁相环设计方案的有效性。
一种渗透基于振荡环节锁相环控制电路

[发明专利]捷变频射频系统及锁相环捷变频方法-CN202211565558.5在审
发明人：沈丰舟;张亚东 -专利权人：湖南高至科技有限公司
申请日： 2022-12-07 - 公布日： 2023-04-11 - 主分类号： H03D7/16 文献下载
摘要：本申请涉及一种捷变频射频系统及锁相环捷变频方法，系统包括下行前级滤波器、下行放大器、下行混频器、下行后级滤波器、模数转换电路、数字电路和锁相环。下行前级滤波器、下行放大器、下行混频器、下行后级滤波器、模数转换电路和数字电路级联连接，锁相环分别连接数字电路和下行混频器，下行前级滤波器用于对接收信号进行滤波。在变更锁相环的输出频率至目标频率时，数字电路用于根据预设频点列表中的目标频率，从参数寄存器中读取目标频率对应的锁相环工作参数并写入锁相环的工作寄存器；锁相环工作参数用于指示锁相环将当前输出频率跳转至目标频率
变频射频系统锁相环捷方法

[发明专利]适用于可穿戴设备的高可靠低计算量的心律识别电路与方法-CN201410507204.4有效
发明人：崔予红 -专利权人：成都维客亲源健康科技有限公司
申请日： 2014-09-28 - 公布日： 2017-03-01 - 主分类号： A61B5/024 文献下载
摘要：本发明公开了一种适用于可穿戴设备的高可靠低计算量的心律识别电路与方法，它包括至少一个软件滤波器、一个常开软件锁相环、至少一个备用软件锁相环和一个控制逻辑单元K，各备用软件锁相环分别与常开软件锁相环并联，所述的软件滤波器的信号输出端分别与常开软件锁相环及备用软件锁相环连接，所述的常开软件锁相环及各备用软件锁相环均包括心律信号输出端和频率溢出标志输出端，心律信号输出端及频率溢出标志输出端分别与控制逻辑单元
适用于穿戴设备可靠计算心律识别电路方法

[发明专利]锁相环及其启动电路、启动方法-CN201710174561.7有效
发明人：谭雅雯;陈先敏 -专利权人：中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司
申请日： 2017-03-22 - 公布日： 2021-07-13 - 主分类号： H03L7/08 文献下载
摘要：一种锁相环及其启动电路、启动方法。所述锁相环启动电路包括：信号转换电路，适于将所述时钟信号输出端输入的两个反相时钟信号转化为电压信号；稳压电路，适于对所述信号转换电路输出的电压信号进行稳压；控制电路，适于在所述稳压信号的电压大于预设控制电压阈值时，输出锁相环启动控制信号；缓冲器，适于对所述锁相环启动控制信号进行缓冲，输出锁相环启动信号；迟滞电路，与所述缓冲器及所述控制电路耦接，适于在所述锁相环启动控制信号的电压处于缓冲器阈值电压区间时，加快所述锁相环启动控制信号电压的拉高速度，至所述锁相环启动控制信号电压大于所述缓冲器阈值电压区间的上限。
锁相环及其启动电路方法

[发明专利]一种SoC系统复位期间锁相环稳定时钟输出电路-CN201810515153.8有效
发明人：赵翠华;张海金;张春妹;王会敏;李红桥;张斌;谢琰瑾 -专利权人：西安微电子技术研究所
申请日： 2018-05-25 - 公布日： 2021-09-07 - 主分类号： H03L7/08 文献下载
摘要：本发明一种SoC系统复位期间锁相环稳定时钟输出电路，包括复位预处理模块、锁相环和时钟生成模块；所述复位预处理模块的输入端连接复位输入和时钟输入，输出端输出预处理后复位信号；锁相环的输入端连接预处理后复位信号、时钟输入和配置输入，输出端输出锁定指示信号和锁相环时钟输出；时钟生成模块的输入端连接锁定指示信号、锁相环时钟输出和预处理后复位信号，输出端输出时钟输出。使有锁定指示锁相环输出时钟和相应的锁定指示信号，无锁定指示锁相环输出时钟，并产生相应锁定指示信号，在SoC系统复位期间完成锁相环稳定完整时钟的输出，在满足SoC功能需求的情况下，进一步保证了SoC设计功能的正确性和可靠性
一种 soc 系统复位期间锁相环稳定时钟输出电路

[发明专利]一种锁相环及其时钟产生方法和电路-CN201310169140.7有效
发明人：王军宁;潘锐 -专利权人：英特格灵芯片（天津）有限公司
申请日： 2013-05-09 - 公布日： 2018-04-13 - 主分类号： H03L7/18 文献下载
摘要：本发明提出一种产生时钟信号的锁相环。所述的锁相环包括数字控制单元，所述数字控制单元产生分频比调整信号；和模拟锁相环单元，所述模拟锁相环单元基于分频比调整信号对产生的时钟信号进行调整，其特征在于所述模拟锁相环单元通过对分频比调整信号进行响应来微调产生的时钟信号的频率这种锁相环避免了全模拟锁相环实现时的低带宽的限制，环路滤波器的电容和电阻可以集成到片内以节约成本，也避免了全数字锁相环抖动性能差失真率高的弊端。
一种锁相环及其时钟产生方法电路

[发明专利]一种射频毫米波亚采样级联的DAC反馈锁相环-CN201910677851.2有效
发明人：刘马良;肖金海;朱樟明;杨银堂 -专利权人：西安电子科技大学
申请日： 2019-07-25 - 公布日： 2021-07-09 - 主分类号： H03L7/087 文献下载
摘要：本发明涉及一种射频毫米波亚采样级联的DAC反馈锁相环，包括：第一级锁相环和第二级锁相环，其中，所述第一级锁相环用于实现m分频的功能，包括分频模块和数字模拟转换器，所述分频模块用于对输入信号进行分频，分频后的信号作为所述数字模拟转换器的时钟信号，所述数字模拟转换器作为反馈电路根据所述时钟信号输出第一反馈信号；所述第二级锁相环用于实现n分频的功能；所述第二级锁相环的输入端与所述第一级锁相环的输出端连接，使得所述DAC反馈锁相环实现m*n分频的功能
一种射频毫米波采样级联 dac 反馈锁相环

[发明专利]一种具有同步功能的时钟系统及其同步实现方法-CN202110520593.4有效
发明人：肖江涛;李柏林;王晓;王健;张健;苏勇辉 -专利权人：中电科思仪科技股份有限公司
申请日： 2021-05-13 - 公布日： 2022-11-01 - 主分类号： H03L7/18 文献下载
摘要：本发明公开了一种具有同步功能的时钟系统及其同步实现方法，该系统包括：参考切换模块、第一锁相环电路、第二锁相环电路、分频和延时模块以及控制模块；参考切换模块用于切换内外参考信号；第一锁相环电路与参考切换模块相连，用于产生更高频率的参考信号；第二锁相环电路与第一锁相环电路相连，用于产生基础时基信号；分频和延时模块与第二锁相环电路相连，用于对基础时基信号进行分频、延时处理后输出各种类型的时钟；控制模块，与参考切换模块、第一锁相环电路、第二锁相环电路及分频和延时模块相连，用于控制和参数设置。
一种具有同步功能时钟系统及其实现方法

[实用新型]一种锁相环及其时钟产生电路-CN201320248589.8有效
发明人：王军宁;潘锐 -专利权人：英特格灵芯片（天津）有限公司
申请日： 2013-05-09 - 公布日： 2013-11-27 - 主分类号： H03L7/08 文献下载
摘要：本实用新型提出一种锁相环及其时钟产生电路。所述的锁相环包括数字控制单元，所述数字控制单元产生分频比调整信号；和模拟锁相环单元，所述模拟锁相环单元基于分频比调整信号对产生的时钟信号进行调整，其特征在于所述模拟锁相环单元通过对分频比调整信号进行响应来微调产生的时钟信号的频率这种锁相环避免了全模拟锁相环实现时的低带宽的限制，环路滤波器的电容和电阻可以集成到片内以节约成本，也避免了全数字锁相环抖动性能差失真率高的弊端。
一种锁相环及其时钟产生电路

[发明专利]一种基于微波双谐振腔技术的靶丸速度测量系统-CN202110330237.6在审
发明人：石中兵;蒋敏;陈伟;钟武律;杨曾辰;施培万 -专利权人：核工业西南物理研究院
申请日： 2021-03-29 - 公布日： 2021-07-16 - 主分类号： G01P3/64 文献下载
摘要：本发明属于微波诊断及靶丸速度测量领域，具体涉及一种基于微波双谐振腔技术的靶丸速度测量系统，该系统包括双谐振锁相环回路、靶丸运动单元和速度检测单元，其中双谐振锁相环回路包括第一谐振锁相环回路和第二谐振锁相环回路，靶丸运动单元、双谐振锁相环回路和速度检测单元依次连接。本发明通过选择合适的谐振腔尺寸，将第一谐振锁相环回路和第二谐振锁相环回路的输出微波锁相在不同的频率，通过用宽带高采样的示波器监测靶丸依次经过第一谐振腔和第二谐振腔时引起两次频率扰动的时刻，进而获得靶丸的运动速度
一种基于微波谐振腔技术速度测量系统

[实用新型]具有低相位噪声的频率合成器-CN201922010710.3有效
发明人：郭浮 -专利权人：武汉正维电子技术有限公司
申请日： 2019-11-19 - 公布日： 2020-06-30 - 主分类号： H03L7/18 文献下载
摘要：本实用新型提供了一种具有低相位噪声的频率合成器，其包括锁相环控制芯片、环路滤波电路、压控振荡器电路、隔离放大器电路，参考时钟输入稳定的参考信号到锁相环控制芯片，由锁相控制芯片输出驱动信号，输出信号经过环路滤波器滤除干扰后驱动压控振荡电路，通过选择合适的容、阻、感器件的参数使得压控振荡电路输出期望的频率，然后由隔离放大器对输出的频率信号进行放大提高其驱动能力，输出频率信号，同时从输出频率信号中提取部分反馈到锁相控制芯片用于鉴相器误差调整
具有相位噪声频率合成器

[发明专利]快速锁定电路及其控制方法-CN202111342473.6在审
发明人：胡展威;王国豪;王卫华 -专利权人：广州海格通信集团股份有限公司
申请日： 2021-11-12 - 公布日： 2023-05-16 - 主分类号： H03L7/08 文献下载
摘要：本发明提供一种快速锁定电路及其控制方法，该电路包括：锁相环芯片、压控振荡器、环路滤波电路、控制器、充电电路和放电电路；锁相环芯片与环路滤波电路的第一端连接；放电电路与环路滤波电路的第一端连接；充电电路与环路滤波电路的第二端连接；环路滤波电路的第三端与压控振荡器连接；控制器，分别与充电电路和放电电路连接；充电电路，用于作为外挂的电荷泵对环路滤波电路进行充电处理；放电电路，用于对锁相环芯片向环路滤波电路输出的电压进行放电处理；控制器
快速锁定电路及其控制方法

[实用新型]X波段脉冲调制收发一体机-CN201821829240.2有效
发明人：任彦闯;张江涛 -专利权人：石家庄雷迅电子科技有限公司
申请日： 2018-11-07 - 公布日： 2019-05-07 - 主分类号： H04L25/49 文献下载
摘要：本实用新型公开了一种X波段脉冲调制收发一体机，包括发射单元和接收单元，其中发射单元和接收单元的本振信号分别为自各自集成PLL锁相环芯片输出的射频信号，单片机输出端分别连接两个集成PLL锁相环芯片的控制端以及发射单元数字衰减器的控制端；发射单元的功率放大器控制端连接脉冲控制电路；单片机控制集成PLL锁相环芯片的输出频率。
发射单元本实用新型锁相环芯片接收单元脉冲控制电路收发一体机数字衰减器脉冲调制控制端功率放大器控制单片机输出端单片机串口单片机控制压控衰减器本振信号电路设计射频信号输出频率信号控制噪声系数可控制体积小输出外部