|
钻瓜专利网为您找到相关结果 11241569个,建议您 升级VIP下载更多相关专利
- [发明专利]非易失性存储器接口-CN202010565278.9在审
-
S.米塔尔;S.巴蒂亚;V.加塔瓦德
-
桑迪士克科技有限责任公司
-
2020-06-19
-
2021-09-28
-
G06F3/06
- 本发明题为“非易失性存储器接口”。一种电路,该电路包括非易失性存储器阵列、输入/输出(IO)电路、解码器电路、控制电路和读/写电路。非易失性存储器阵列耦接到地址解码器,该地址解码器识别非易失性存储器阵列内用于存储命令的位置。IO电路通过控制总线耦接到解码器电路。解码器电路从由IO电路通过数据总线接收的固定长度命令序列解码命令地址和存储命令。解码器电路可包括用于解码和并行操作的串行输入并行输出(SIPO)电路。控制电路耦接到IO电路和解码器电路并生成控制信号以执行经解码的存储命令。读/写电路耦接到非易失性存储器阵列和控制电路。读/写电路响应于存储命令在非易失性存储器阵列和IO电路之间传输数据。
- 非易失性存储器接口
- [发明专利]解码装置及操作方法-CN202210690817.0在审
-
李美姸
-
三星电子株式会社
-
2022-06-17
-
2023-02-17
-
H04N19/44
- 提供了解码装置及操作方法,解码装置包括:控制器,基于由矩阵定义并包括在帧中的多个块将比特流分类为第一比特流和第二比特流;第一解码器,包括对第一比特流执行解码并输出第一解码数据的第一处理器和第一存储器;第二解码器,包括对第二比特流执行解码并输出第二解码数据的第二处理器和第二存储器;第一缓冲器,将第一解码数据发送到第二存储器;和第二缓冲器,将第二解码数据发送到第一存储器。第一处理器控制第二存储器存储第一解码数据,并且第二处理器控制第一存储器存储第二解码数据。
- 解码装置操作方法
- [发明专利]再生方法及再生装置-CN99118534.X无效
-
本城正博
-
松下电器产业株式会社
-
1999-09-07
-
2000-04-05
-
H04N5/93
- 本发明提供的再生方法和再生装置,将现在显示着的帧之前的过去的编码数据流或过去的解码图像数据储存起来,在显示过去的图像时,用该储存的数据,可极力缩短直到显示过去图像之前的时间。它设有读出图像信号的再生头6、使该读出的编码数据流再生的再生电路7、暂时存储上述编码数据流的第1存储器1从第1存储器1中读出上述编码数据流并解码的解码电路8、从解码电路8将解码图像暂时存储起来的第2存储器2、把来自第2存储器2或解码电路8的解码图像数据作为图像信号输出显示的输出电路9、设在第1存储器1的输出端的用于存储过去数据的第3存储器3。
- 再生方法装置
- [实用新型]传输数据可靠的BCH编码及解码电路-CN201420115196.4有效
-
周惠;李甲林;廖常武
-
南京工业职业技术学院
-
2013-11-18
-
2014-09-03
-
H03M13/15
- 本实用新型涉及一种传输数据可靠的BCH编码及解码电路,包括:对输入信号进行编码的编码单元,用于对编码信号进行解码的解码单元,串行转并行模块;所述编码单元包括:与输入信号相连的编码输入存储器,与该编码输入存储器相连的BCH编码器,与该BCH编码器相连的编码输出存储器;所述编码输出存储器与串行转并行模块相连;所述解码单元包括:与所述串行转并行模块相连的BCH解码器,与该BCH解码器相连的解码输出存储器;分别与所述BCH编码器、BCH解码器相连的用于选择BCH码型的控制器。本实用新型通过的编码、解码单元中的相应电路模块实现了BCH的编码和解码的功能,其具有结构简单、可靠性好、成本低的特点。
- 传输数据可靠bch编码解码电路
|