“解码输出存储器”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果11241569个，建议您升级VIP下载更多相关专利

[发明专利]用于图像的两阶段解码的方法、设备和介质-CN201880082381.9有效
发明人：亚历克斯·达尼洛 -专利权人：谷歌有限责任公司
申请日： 2018-09-10 - 公布日： 2022-07-05 - 主分类号： H04N19/132 文献下载
摘要：图像解码器包括处理器和存储器。存储器包括被配置成使处理器执行操作的指令。所述操作接收编码图像，执行编码图像的第一解码以生成第一解码图像，将第一解码图像存储在存储器中，处理第一解码图像以用于显示，执行第一解码图像的第二解码并生成第二解码图像以及处理第二解码图像以用于显示。
用于图像阶段解码方法设备介质

[发明专利]解压缩设备及其控制方法-CN202010435215.1在审
发明人：李桐洙;权世重;金炳旭;帕里查·卡普尔;朴培盛 -专利权人：三星电子株式会社
申请日： 2020-05-21 - 公布日： 2020-11-24 - 主分类号： G06N3/063 文献下载
摘要：该解压缩设备包括存储器、解码器和处理器，其中存储器配置为存储待被解压缩并在人工智能模型的神经网络处理中使用的压缩数据，解码器配置为包括与压缩数据的压缩方法相关的多个逻辑电路、基于压缩数据的输入通过多个逻辑电路对压缩数据进行解压缩、并且输出解压缩数据，处理器配置为从解码器输出的数据中获得神经网络可处理形式的数据。
解压缩设备及其控制方法

[发明专利]非易失性存储器件、包括其的存储器系统和控制其的方法-CN201911028954.2在审
发明人：金大汉;金民修;成京训 -专利权人：三星电子株式会社
申请日： 2019-10-28 - 公布日： 2020-05-05 - 主分类号： G11C29/50 文献下载
摘要：一种非易失性存储器件，包括包含存储器单元的存储器单元阵列、行解码器、页缓冲电路和控制逻辑电路。行解码器通过字线连接到存储器单元，并且包括被配置为分别选择字线的开关。页缓冲电路通过位线连接到存储器单元阵列。控制逻辑电路被配置为当行解码器导通与字线中的特定字线对应的开关时执行操作功能。操作功能包括通过开关向特定字线提供充电电压，在将充电电压提供给特定字线之后停止提供充电电压，在停止提供充电电压后通过开关从特定字线泄漏固定电流，以及将关于从固定电流最初泄漏的时间到特定字线的电压变得低于参考电压的时间的时间信息输出到外部设备
非易失性存储器包括存储器系统控制方法

[发明专利]TD-SCDMA同步传输、恢复装置-CN201110179232.4有效
发明人：邓泽林 -专利权人：绥中时骏科技有限公司
申请日： 2011-06-29 - 公布日： 2011-11-02 - 主分类号： H04B7/26 文献下载
摘要：数据处理器分别与多址存储器和备份暂存器电路连接，多址存储器与备份暂存器的电路与解码器相连接。通过不同网络的信号通过数据处理器进行分别处理，形成同步信号，同步信号分别存储在多址存储器内，并且暂存在备份暂存器内，根据数据运行指令，将存储在多址存储器内的数据通过解码器解码后，进行继续传输或处理，当多址存储器中的数据丢失或失稳时，备份暂存器中所存入的原始数据会自动进行补充，使同步数据稳定保真输出。
td scdma 同步传输恢复装置

[发明专利]运动图像编码方法和设备-CN200510072969.0无效
发明人：山本孝大;北村臣二 -专利权人：松下电器产业株式会社
申请日： 2005-05-18 - 公布日： 2005-11-23 - 主分类号： H04N7/50 文献下载
摘要：提供了通信装置，以允许相对放置使得可预先检测解码所需的参考图像存储器的容量的两个运动图像编码设备交换参考存储器的容量控制信息。各个运动图像编码设备以存储器容量在用于编码的参考图像存储器与用于解码的参考图像存储器之间是可共享的方式配置，并且根据用于解码的参考图像存储器的容量来确定用于编码的参考图像存储器的容量。因此，有可能将用于编码的参考图像存储器和用于解码的参考图像存储器的容量减至等于或小于在双向运动图像通信系统中定义的容量。
运动图像编码方法设备

[发明专利]融合高速存储器和DMA通道的视频解码优化方法-CN200910216191.4有效
发明人：徐锦亮;刘柏良 -专利权人：四川长虹电器股份有限公司
申请日： 2009-11-11 - 公布日： 2010-06-02 - 主分类号： H04N7/26 文献下载
摘要：本发明公开了融合高速存储器和DMA通道的视频解码优化方法，其特征在于，包括：解码器预先获取下一个解码步骤将要读取的数据所在内存存储起始地址PDATA和数据长度LDATA；根据芯片上SRAM存储器被映射到的具体地址空间，获取该地址空间的起始地址PSRAM；选择芯片上闲置的DMA通道的控制器，将解码数据从指定的内存位置通过DMA通道传输至指定的SRAM存储器位置；解码器存取SRAM存储器进行数据解码运算；通过DMA技术将解码运算结果从SRAM存储器中传回至内存并存储。本发明所公开的方法，有效的提高了视频解码的速度。
融合高速存储器 dma 通道视频解码优化方法

[发明专利]电阻式存储器和操作存储器的方法-CN202010180860.3在审
发明人：白钟民;金真怜;辛埈昊 -专利权人：三星电子株式会社
申请日： 2020-03-16 - 公布日： 2021-01-19 - 主分类号： G11C13/00 文献下载
摘要：提供一种电阻式存储器和操作存储器的方法。所述电阻式存储器包括：存储器单元阵列、写入/读取电路和控制电路。存储器单元阵列包括多个电阻式存储器单元，所述多个电阻式存储器单元结合到多条字线和多条位线。写入/读取电路通过行解码器和列解码器结合到存储器单元阵列，写入/读取电路执行将写入数据写入存储器单元阵列的目标页中的写入操作，并通过将从目标页读取的读取数据与写入数据进行比较来验证写入操作。控制电路控制行解码器、列解码器和写入/读取电路中的至少一个，以基于地址根据从接入点到存储器单元阵列中的选择的存储器单元的距离控制选择的存储器单元经受的电阻。
电阻存储器操作方法

[发明专利]字符信息接收装置-CN01122897.0有效
发明人：栗原和弘 -专利权人：日本电气株式会社
申请日： 2001-06-14 - 公布日： 2001-12-26 - 主分类号： G10L15/00 文献下载
摘要：当被接收的字符数据由解码器10解码时,一个单词分解电路21将数据分解成单词单位,话音存储器电路22输出相应于分解字符数据的话音数据,一个D/A转换器30将它转化成模拟信号,并从扬声器40中作为话音输出。因此,字符数据作为话音输出。解码器10的输出被存储于存储器50中,并在LCD60上作为字符显示。LCD60对于来自单词分解电路21的每个单词接收单词的字节数,并对每一个字节数进行高亮显示。
字符信息接收装置

[发明专利]具有数据补偿电路的显示设备-CN200710109127.7有效
发明人：南亨植;朴东园 -专利权人：三星电子株式会社
申请日： 2007-06-12 - 公布日： 2007-12-19 - 主分类号： G09G3/36 文献下载
摘要：在数据补偿电路以及具有该电路的显示设备中，将先前帧数据被压缩成的先前压缩数据预先存储在存储器中，解码器解压缩来自存储器的先前压缩数据以输出先前解压缩数据，编码器－解码器将当前帧数据压缩为当前压缩数据以将当前压缩数据存储在存储器中，并解压缩当前压缩数据以输出当前解压缩数据。第一处理器输出先前解压缩数据和当前解压缩数据之间的差值，第二处理器将当前帧数据和所述差值相加以产生先前再次解压缩数据。补偿器基于先前再次解压缩数据和当前帧数据输出当前补偿数据。因此，在避免损坏数据的同时，可减小存储器的大小。
具有数据补偿电路显示设备

[发明专利]解码装置和解码方法-CN01804109.4有效
发明人：梶田邦之;滝田真帆 -专利权人：松下电器产业株式会社
申请日： 2001-11-22 - 公布日： 2003-02-12 - 主分类号： H04L1/00 文献下载
摘要：候选限定部(104)根据从比物理层高的层通知的TFCI号码组中包含的各TFCI号码，仅对相关值计算部(105)输出与实际可使用的TFCI号码对应的TFCI编码序列，相关值计算部(105)计算出从侯选限定部(104)输出的编码序列和接收到的TFCI之间的相关值，并将其存储在相关值存储器(106)中，最大值检测部(107)通知纠错解码部(108)在相关值存储器(106)中存储的相关值中与采用最大值的相关值对应的TFCI号码，纠错解码部(108)根据通知的TFCI号码指定的发送格式，对存储在数据存储器(103)中的数据进行纠错解码。
解码装置方法

[发明专利]使用阶层式解码器的误差校正-CN201980026838.9在审
发明人： P·阿马托;M·斯福尔津 -专利权人：美光科技公司
申请日： 2019-04-01 - 公布日： 2020-11-24 - 主分类号： G11C29/42 文献下载
摘要：与校正误差相关的设备及方法可包含使用FD解码器及AD解码器。校正误差可包含：从存储器阵列接收输入数据；对所述输入数据执行与误差检测相关联的多个操作；及基于处理所述输入数据而将输出数据、验证旗标及多个奇偶校验位提供到由耦合到存储器装置的控制器代管的第二解码器。
使用阶层解码器误差校正

[发明专利]具有灵活地址解码的存储器控制器-CN201680087529.9有效
发明人：凯文·M·布朗德;托马斯·汉密尔顿;海德凯·卡纳亚玛;凯达尔纳特·巴拉里斯南;詹姆斯·R·麦格罗;沈贯豪;马克·福勒 -专利权人：超威半导体公司
申请日： 2016-09-23 - 公布日： 2023-07-28 - 主分类号： G06F13/16 文献下载
摘要：一种存储器控制器包括：主机接口，所述主机接口用于接收包括访问地址的存储器访问请求；存储器接口，所述存储器接口用于将存储器访问提供到存储器系统；以及地址解码器，所述地址解码器联接到所述主机接口，用于可编程地将所述访问地址映射到多个区域中的所选择区域所述地址解码器能编程来使用各自具有二次幂大小的初级解码器和次级解码器将所述访问地址映射到具有非二次幂大小的第一区域，并且作为响应，提供第一区域映射信号。命令队列存储所述存储器访问请求和所述区域映射信号。仲裁器基于多个标准从所述命令队列选取所述存储器访问请求，并且作为响应，将对应存储器访问提供到所述存储器接口，所述多个标准部分地基于所述区域映射信号来评估。
具有灵活地址解码存储器控制器

[发明专利]解码装置及解码处理方法-CN200410039683.8无效
发明人：梶田邦之 -专利权人：松下电器产业株式会社
申请日： 2001-02-23 - 公布日： 2004-09-15 - 主分类号： H03M13/23 文献下载
摘要：提供一种解码装置及其解码方法。在删截部(102)中，输入存储器(201)暂时存储输入到删截部(102)中的数据，控制部(202)判别要相加的数据，开关(203)根据控制部(202)的控制来选择要相加的数据，加法部(204)将开关(203)选择出的数据(即，发送机端进行过重复的数据)相加，输出存储器(205)暂时存储从删截部(102)输出的数据。
解码装置处理方法

[发明专利]解码装置及解码处理方法-CN01800390.7无效
发明人：梶田邦之 -专利权人：松下电器产业株式会社
申请日： 2001-02-23 - 公布日： 2004-05-05 - 主分类号： H03M13/23 文献下载
摘要：一种解码装置和解码方法。在删截部(102)中，输入存储器(201)暂时存储输入到删截部(102)中的数据，控制部(202)判别要相加的数据，开关(203)根据控制部(202)的控制来选择要相加的数据，加法部(204)将开关(203)选择出的数据(即，发送机端进行过重复的数据)相加，输出存储器(205)暂时存储从删截部(102)输出的数据。
解码装置处理方法

[发明专利]半导体存储器装置和控制半导体存储器装置的修复的方法-CN202010498614.2在审
发明人：殷亨来;金东;朴仁勳 -专利权人：三星电子株式会社
申请日： 2020-06-04 - 公布日： 2021-03-05 - 主分类号： G11C29/42 文献下载
摘要：提供了一种半导体存储器装置和控制半导体存储器装置的修复的方法。所述半导体存储器装置包括存储器单元阵列、纠错码(ECC)引擎、连接在存储器单元阵列与ECC引擎之间的输入/输出(I/O)门控电路、错误信息寄存器和控制逻辑电路。存储器单元阵列包括多个存储器单元行。控制逻辑电路基于命令和地址来控制ECC引擎、I/O门控电路和错误信息寄存器。I/O门控电路向ECC引擎提供通过对多个存储器单元行的刷新操作而从存储器单元阵列读取的码字。ECC引擎基于码字的奇偶校验位对码字的主数据执行ECC解码，并且响应于由于执行ECC解码而针对对应的地址检测到可纠正错误，向控制逻辑电路提供错误产生信号。
半导体存储器装置控制修复方法