“芯片内核”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果476114个，建议您升级VIP下载更多相关专利

[实用新型]一种人工智能芯片结构及芯片-CN202223200259.X有效
发明人：郭龙坤;孙豪;张晓岩;贾超琪 -专利权人：齐鲁工业大学
申请日： 2022-11-28 - 公布日： 2023-02-14 - 主分类号： G06N20/00 文献下载
摘要：本实用新型提供了一种人工智能芯片结构及芯片，包括整个芯片区域和多个内核，所述内核按照内核计算区域排列的顺序逐行Z字形布局，每行上内核高度设置相等；所述内核设置不超过芯片区域边缘；所述内核的宽度之和不能大于芯片区域的宽度；所述每行上内核设置相等包括每行上相邻内核高度相等。
一种人工智能芯片结构

[发明专利]计算设备的芯片调频方法、装置、算力板、计算设备及存储介质-CN202210566138.2在审
发明人：张楠赓;徐英韬 -专利权人：北京嘉楠捷思信息技术有限公司
申请日： 2018-06-06 - 公布日： 2022-09-13 - 主分类号： G06F9/50 文献下载
摘要：本发明提供了一种计算设备的芯片调频方法、装置、算力板、计算设备及存储介质。所述计算设备设置有至少一运算芯片，所述运算芯片设置有多个内核。所述芯片调频方法包括有：为所述计算设备的运算芯片设置多个工作频点，将所述运算芯片中的多个内核分别工作于各所述工作频点；分析每个所述内核在当前工作频点的计算性能指标；根据所述内核的所述计算性能指标，对所述内核的所述当前工作频点进行上调或下调，即上调计算性能高的内核的频率，下调计算性能低的内核的频率。借此，本发明能够根据计算设备的运算芯片中各个内核的实际计算性能，自动调节各个内核对应的频率，从而最大程度发挥内核的计算性能，进而提高运算芯片及整体运算设备的运算性能。
计算设备芯片调频方法装置算力板存储介质

[发明专利]计算设备的芯片调频方法、装置、算力板、计算设备及存储介质-CN201810576556.3有效
发明人：张楠赓;徐英韬 -专利权人：北京嘉楠捷思信息技术有限公司
申请日： 2018-06-06 - 公布日： 2022-06-10 - 主分类号： G06F9/50 文献下载
摘要：本发明提供了一种计算设备的芯片调频方法、装置、算力板、计算设备及存储介质。所述计算设备设置有至少一运算芯片，所述运算芯片设置有多个内核。所述芯片调频方法包括有：为所述计算设备的运算芯片设置多个工作频点，将所述运算芯片中的多个内核分别工作于各所述工作频点；分析每个所述内核在当前工作频点的计算性能指标；根据所述内核的所述计算性能指标，对所述内核的所述当前工作频点进行上调或下调，即上调计算性能高的内核的频率，下调计算性能低的内核的频率。借此，本发明能够根据计算设备的运算芯片中各个内核的实际计算性能，自动调节各个内核对应的频率，从而最大程度发挥内核的计算性能，进而提高运算芯片及整体运算设备的运算性能。
计算设备芯片调频方法装置算力板存储介质

[发明专利]具有多个内核的集成电路芯片-CN202111611092.3在审
发明人： J·S·纳亚尔;S·S·奴萨卡;R·古拉蒂;A·史睿玛里 -专利权人：德克萨斯仪器股份有限公司
申请日： 2016-09-15 - 公布日： 2022-04-12 - 主分类号： G06F11/00 文献下载
摘要：本申请涉及具有多个内核的集成电路芯片。在所描述的示例中，集成电路(IC)芯片(50)包括在IC芯片(50)中的定义给定方位的位置处的给定内核(52)。给定内核(52)被设计为执行特定功能。IC芯片(50)可以包括被设计为执行特定功能的另一个内核(54)。另一个内核(54)可以相对于给定内核(52)被翻转并以180度被旋转，使得另一个内核(54)相对于给定内核(52)被不对称地定向。IC芯片(50)也可以包括被配置为比较给定内核(52)的输出和另一个内核(54)的输出以检测IC芯片(50)中的故障的比较单元(58)。
具有内核集成电路芯片

[发明专利]一种芯片中内核模块的验证方法、系统、芯片和设备-CN202310677765.8在审
发明人：鲁占朝;蔡权雄;牛昕宇;熊超 -专利权人：深圳鲲云信息科技有限公司
申请日： 2023-06-08 - 公布日： 2023-09-05 - 主分类号： G06F11/36 文献下载
摘要：本发明公开了一种芯片中内核模块的验证方法、系统、芯片和设备。芯片中内核模块的验证方法包括：获取芯片中待测内核模块的模块验证环境信息，根据验证环境信息获取用于验证待测内核模块的验证中间文件；在集成了待测内核模块的SOC芯片的芯片验证环境新建验证用例，在验证用例中根据验证中间文件对待测内核模块进行配置操作、启动操作和对比操作，获取待测内核模块的对比结果；基于对比结果判断待测内核模块是否验证通过。本发明能够有效提升对芯片中的内核模块进行验证的效率、减少代码修改的工作量、降低验证的成本，减少对芯片验证环境的改动，并且实现了模块验证环境和芯片验证环境的解耦。
一种芯片内核模块验证方法系统设备

[发明专利]具有多个内核的集成电路芯片-CN201680045472.6有效
发明人： J·S·纳亚尔;S·S·奴萨卡;R·古拉蒂;A·史睿玛里 -专利权人：德克萨斯仪器股份有限公司
申请日： 2016-09-15 - 公布日： 2022-02-08 - 主分类号： G06F11/16 文献下载
摘要：在所描述的示例中，集成电路(IC)芯片(50)包括在IC芯片(50)中的定义给定方位的位置处的给定内核(52)。给定内核(52)被设计为执行特定功能。IC芯片(50)可以包括被设计为执行特定功能的另一个内核(54)。另一个内核(54)可以相对于给定内核(52)被翻转并以180度被旋转，使得另一个内核(54)相对于给定内核(52)被不对称地定向。IC芯片(50)也可以包括被配置为比较给定内核(52)的输出和另一个内核(54)的输出以检测IC芯片(50)中的故障的比较单元(58)。
具有内核集成电路芯片

[发明专利]芯片封装方法-CN200910201485.X有效
发明人：黄永勤;高剑刚;金利峰;王彦辉;胡晋;王玲秋;李亮 -专利权人：无锡江南计算技术研究所
申请日： 2009-12-16 - 公布日： 2011-06-22 - 主分类号： H01L21/50 文献下载
摘要：本发明提供了一种芯片封装方法，包括步骤：提供芯片内核，确定芯片内核焊盘的位置，确定适用于该芯片内核的印刷电路板引脚的位置；根据所述芯片内核焊盘的位置和所述印刷电路板引脚的位置，确定芯片管脚的位置；根据所述芯片管脚的位置对芯片进行封装本发明降低了芯片使用时系统设计的难度。
芯片封装方法

[发明专利]芯片的内核切换方法、芯片、电子设备及存储介质-CN202110792513.0在审
发明人：吴超 -专利权人：北京比特大陆科技有限公司
申请日： 2021-07-13 - 公布日： 2021-10-26 - 主分类号： G06F9/50 文献下载
摘要：本申请涉及芯片控制的技术领域，提供一种芯片的内核切换方法、芯片、电子设备及存储介质，该方法包括：获取多个第一内核的工作参数；根据工作参数，从多个第一内核中确定待去激活的至少一个目标内核；获取至少一个第二内核的目标配置文件，并将至少一个目标配置文件写入与芯片外接的存储介质；基于存储介质中的至少一个目标配置文件激活至少一个第二内核，并对至少一个目标内核进行去激活。本申请旨在保障芯片内核的磨损均衡，有效提高老化芯片的性能。
芯片内核切换方法电子设备存储介质

[发明专利]一种多核嵌入式系统、通信方法、设备及存储介质-CN202210027739.6在审
发明人：李丰军;周剑光;卿玉龙 -专利权人：中汽创智科技有限公司
申请日： 2022-01-11 - 公布日： 2022-05-17 - 主分类号： G06F15/167 文献下载
摘要：通信方法应用于多核嵌入式系统，系统包括至少两个内核芯片，目标芯片的内存空间包括一个共享空间和至少两个目标空间，目标芯片是至少两个内核芯片中的一个芯片，至少两个内核芯片分别对应于至少两个目标空间，通信方法包括：至少两个内核芯片分别基于各自对应的目标空间，与各自对应的主设备进行通信；至少两个内核芯片基于共享空间进行通信。本申请中多核嵌入式系统的多个内核芯片可以分别与对应的主设备通信，多个内核芯片之间也可以通信，实现至少两个内核芯片与主设备之间的多方通信，可大幅度提高通信过程中数据交互的速度、准确性，提高通信效率和自动驾驶的安全性
一种多核嵌入式系统通信方法设备存储介质

[实用新型]一种基于基带芯片LLCC68的胶囊装置-CN202222453404.9有效
发明人：苑维武 -专利权人：深圳市在那科技有限公司
申请日： 2022-09-15 - 公布日： 2023-03-28 - 主分类号： A61B1/04 文献下载
摘要：本申请公开了一种基于基带芯片LLCC68的胶囊装置，包括LLCC68基带芯片、MCU处理电路、天线电路、温度传感器及运动传感器；LLCC68基带芯片包括芯片内核电路和内核电源配置电路；天线电路与芯片内核电路连接，芯片内核电路通过天线电路与外部网关主机进行数据信号交换；内核电源配置电路分别与芯片内核电路、温度传感器及运动传感器连接，用于分别进行供电；MCU处理电路分别与芯片内核电路、温度传感器及运动传感器连接。
一种基于基带芯片 llcc68 胶囊装置

[发明专利]多核SoC芯片的开发架构及多核SoC芯片的开发方法-CN201810200819.0有效
发明人：赵树森 -专利权人：深圳怡化电脑股份有限公司;深圳市怡化时代科技有限公司;深圳市怡化金融智能研究院
申请日： 2018-03-12 - 公布日： 2021-08-13 - 主分类号： G06F11/36 文献下载
摘要：本发明公开了一种多核SOC芯片的开发架构，包括：SoC芯片，包括主内核和N个从内核，N为正整数；宿主机，包括主运行模块和N个从运行模块，第i个从运行模块与第i个从内核对应且功能相同，所述主运行模块与所述主内核的功能相同本发明还公开了一种多核SoC芯片的开发方法。本发明通过在宿主机上设置与SoC芯片的主内核相对应的主运行模块、与从内核相对应的从运行模块，待调试的从应用程序在宿主机的从运行模块上运行并通过第二虚拟通信接口与SoC芯片上的主内核和从内核进行指令传送，以此模拟SoC芯片的内核与内核之间的通信，降低SoC芯片的开发难度，且调试过程可操作性强、便于开发，且有效缩短开发周期，降低研发成本。
多核 soc 芯片开发架构方法

[发明专利]一种嵌入式处理装置-CN201910936671.1在审
发明人：郑云华;吕腾飞 -专利权人：合肥矽景电子有限责任公司
申请日： 2019-09-29 - 公布日： 2020-01-21 - 主分类号： G06F9/50 文献下载
摘要：本发明公开了一种嵌入式处理装置，包括CPU内核平台、BOE位操作引擎装置、BUS总线、内置储存芯片PRAM、输入/输出口GPIO、芯片PBRIDGE和芯片EFM，所述CPU内核平台、BOE位操作引擎装置和BUS总线依次连接，所述BOE位操作引擎装置对CPU内核平台的数据进行监测解码，所述CPU内核平台还与输入/输出口GPIO连接，所述BUS总线还与内置储存芯片PRAM、芯片PBRIDGE及芯片EFM连接，所述内置储存芯片PRAM、芯片PBRIDGE及芯片EFM均与输入/输出口GPIO连接，所述内置储存芯片PRAM、芯片PBRIDGE及芯片EFM还分别外连存储芯片RAM、从机外设备、NVM存储器。本发明可以有效节约CPU内核平台和BUS总线资源。
芯片储存芯片内置输入/输出口引擎装置位操作嵌入式处理装置存储器解码存储芯片机外设备依次连接监测节约

[发明专利]一种众核芯片的测试方法、装置及测试设备-CN201811630342.6有效
发明人：孟樑;阎亚茹 -专利权人：北京灵汐科技有限公司
申请日： 2018-12-29 - 公布日： 2022-03-01 - 主分类号： G01R31/28 文献下载
摘要：本发明公开一种众核芯片的测试方法、装置及测试设备。其中，该方法包括：向待测试的众核芯片的各个内核输入相同的测试向量，其中，众核芯片的内核包括m个内核组，m个内核组中的每个内核组包含n个内核，m个内核组中物理实现相同的内核具有相同的组内标识，且同一内核组中的n个内核的组内标识互不相同，其中，m为大于2的整数，n为大于1的整数；判断m个内核组中具有相同组内标识的内核的输出的测试结果向量是否完全相同；如果m个内核组中所有具有相同组内标识的内核输出的测试结果向量都相同，则确定待测试的众核芯片无故障。
一种芯片测试方法装置设备

[发明专利]芯片扫频系统和方法-CN201810520995.2在审
发明人：张渠;杨存永;詹克团 -专利权人：北京比特大陆科技有限公司
申请日： 2018-05-28 - 公布日： 2018-12-11 - 主分类号： G01R31/28 文献下载
摘要：本发明实施例提出一种芯片扫频系统和方法，通过时钟分频模块输出不同频率的多组时钟信号对芯片中的多个芯片内核进行工作频率的扫频测试，确定每个芯片内核的最高工作频率，当芯片工作时向每个芯片内核输入其对应的最高工作频率的时钟信号，从而保证了每个芯片内核都工作在最高工作频率。本发明实施例使得芯片的算力最大化，提高了芯片的资源利用率。
芯片工作频率芯片内核扫频系统时钟分频模块资源利用率组时钟信号时钟信号最大化扫频测试输出保证

[发明专利]一种降低芯片功耗的方法-CN201811251540.1在审
发明人：沈雪峰;曹俊;郭良;符均;陈伟 -专利权人：西安交通大学
申请日： 2018-10-25 - 公布日： 2019-01-15 - 主分类号： H02M3/04 文献下载
摘要：本发明公开了一种降低芯片功耗的方法，将外部DC/DC电路与芯片内核电源连接，外部DC/DC电路输出电压高于芯片内核电压，芯片与DC/DC电路同时上电，当DC/DC输出接到芯片内核电源外部电容滤波管脚时，芯片内部LDO关闭，内核通过外部DC/DC电路供电。本发明从硬件供电上降低芯片功耗，不依赖软件设计，也可与软件优化设计并用。
芯片功耗芯片内核外部芯片供电电源连接软件优化输出电压外部电容依赖软件管脚滤波内核上电电源并用输出

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
下一页»
尾页
共 100000 条