专利名称
主分类
A 农业
B 作业;运输
C 化学;冶金
D 纺织;造纸
E 固定建筑物
F 机械工程、照明、加热
G 物理
H 电学
专利下载VIP
公布日期
2023-10-24 公布专利
2023-10-20 公布专利
2023-10-17 公布专利
2023-10-13 公布专利
2023-10-10 公布专利
2023-10-03 公布专利
2023-09-29 公布专利
2023-09-26 公布专利
2023-09-22 公布专利
2023-09-19 公布专利
更多 »
专利权人
国家电网公司
华为技术有限公司
浙江大学
中兴通讯股份有限公司
三星电子株式会社
中国石油化工股份有限公司
清华大学
鸿海精密工业股份有限公司
松下电器产业株式会社
上海交通大学
更多 »
钻瓜专利网为您找到相关结果105898个,建议您升级VIP下载更多相关专利
  • [发明专利]一种占空比校准电路及方法-CN202110698884.2在审
  • 海亚;刘飞;霍宗亮;叶甜春 - 中国科学院微电子研究所
  • 2021-06-23 - 2021-09-07 - H03K5/156
  • 本申请实施例提供了一种占空比校准电路及方法,包括脉宽检测模块和控制电路,脉宽检测模块可以对输入的待校准时钟信号的频率信息进行检测,以便控制电路根据检测得到的结果自动配置延迟单元中相应的延迟路径,将待校准时钟信号输入至该延迟路径进行时间延迟检测出待校准时钟信号脉宽并得到其占空比信息,之后脉宽扩展模块和脉宽细调模块对待校准时钟信号的占空比进行调整,最终得到占空比校准后的时钟信号。本申请实施例提供的占空比校准电路能够根据待校准时钟信号的频率自动配置合适的延迟路径,并且多种延迟路径能够实现在满足不同频率信号和电路不同的工作环境下的占空比校准精度的情况下,减小电路的占用面积,优化电路性能
  • 一种校准电路方法
  • [发明专利]占空比调整电路、调整方法及存储器-CN202211006131.1在审
  • 张亚南 - 长鑫存储技术有限公司
  • 2022-08-22 - 2022-11-18 - H03K5/156
  • 本公开实施例提供一种占空比调整电路、调整方法及存储器。其中,占空比调整电路包括第一调整模块和第二调整模块,其中,所述第一调整模块的输出端与所述第二调整模块的输入端连接;第一调整模块,用于:基于第一占空比控制信号集,调整第一时钟信号的上升沿时间或下降沿时间并反相所述第一时钟信号,以得到第二时钟信号;第二调整模块,用于:基于第二占空比控制信号集,调整所述第二时钟信号的下降沿时间或上升沿时间并反相所述第二时钟信号,以得到目标时钟信号;其中,所述第一调整模块和所述第二调整模块结构相同,所述第二占空比控制信号集中的信号与所述第一占空比控制信号集中的信号互补。
  • 调整电路方法存储器
  • [发明专利]占空比校准电路和射频终端-CN201710293046.0有效
  • 赵国璧;李小勇;黄福青;陈作添;赖玠玮 - 展讯通信(上海)有限公司
  • 2017-04-28 - 2021-12-21 - H03K5/156
  • 一种占空比校准电路和射频终端,占空比校准电路包括:可控延迟链、鉴频鉴相器和占空比检测模块;可控延迟链适于对输入时钟信号提供第一和第二延迟,以得到第一和第二延迟时钟信号,第二延迟受延迟链控制字的控制且大于等于第一延迟,可控延迟链还适于根据延迟链控制字分别将第一和第二延迟时钟信号传输至鉴频鉴相器的上升沿端口和下降沿端口,或者,分别将第一和第二延迟时钟信号传输至鉴频鉴相器的下降沿端口和上升沿端口;鉴频鉴相器的输出端产生输出时钟信号;占空比检测模块适于检测输出时钟信号的占空比,以得到检测结果,延迟链控制字是根据检测结果确定的。采用本发明技术方案可以降低电路面积,提高占空比校准流程的鲁棒性。
  • 校准电路射频终端
  • [发明专利]运用于DLL的时钟占空比自动控制电路-CN202310899143.X在审
  • 任旭亮 - 高澈科技(上海)有限公司;深圳高铂科技有限公司
  • 2023-07-20 - 2023-10-03 - H03L7/08
  • 本发明实施例涉及电路领域,公开了一种运用于DLL的时钟占空比自动控制电路。本发明中,一种延迟锁定回路包括:延迟时间产生电路,以及与延迟时间产生电路连接的占空比控制电路;延迟时间产生电路用于根据输入的参考时钟信号输出延迟后的参考时钟信号;占空比控制电路的输入端用于接收延迟时间产生电路输出的延迟后的参考时钟信号,输出端用于向延迟时间产生电路反馈占空比控制信号;占空比控制电路包括:滤波电路和比较电路;所述滤波电路用于得到延迟后的参考时钟信号的直流电压。通过将延迟锁定回路中产生的延迟信号的直流部分电压与一半的电源电压比较,并根据比较结果调整延迟信号的占空比,自动的实现了控制延迟信号的占空比为50%。
  • 运用于dll时钟自动控制电路
  • [发明专利]电路系统-CN202080036871.2在审
  • 木邨友弥;大轮宙;中村誉 - 索尼半导体解决方案公司
  • 2020-04-03 - 2021-12-24 - G06F1/10
  • 该电路系统配备有:时钟树电路,具有时钟信号被分配到的多个通道;占空比校正电路,分别针对多个通道中的每一者设置,并且校正时钟信号的占空比时钟选通电路组,具有时钟选通电路,时钟选通电路分别针对多个通道中的每一者设置,并且输入来自占空比校正电路的时钟信号,时钟选通电路组在预定时段内开始从多个时钟选通电路中的每一者输出时钟信号;以及可变延迟电路,与多个占空比校正电路中的每一者相关联地设置,并且能够改变控制信号的延迟时间,该控制信号用于控制从时钟选通电路开始输出时钟信号的定时。
  • 电路系统
  • [发明专利]一种高速模数转换电路及其控制方法-CN201911086812.1在审
  • 赵喆;吴汉明 - 芯创智(北京)微电子有限公司
  • 2019-11-08 - 2020-04-17 - H03M1/12
  • 本发明涉及一种高速模数转换电路及其控制方法,所述电路包括:高精度采样开关,接收差分输入信号、采样时钟,输出采样电压;开关电容阵列,接收采样电压、置位控制信号,输出置位电压;高速比较器,接收置位电压、比较时钟,输出比较信号;逐次逼近时序控制模块,接收比较信号,输出置位控制信号、工艺角调整信号;锁存解码模块,接收置位控制信号,转换成数字信号输出;动态占空比时钟调整模块,接收工艺角调整信号、输入时钟,自动根据芯片的工艺角情况,调整采样时钟和比较时钟占空比并输出所述时钟。本发明,通过检测工艺角,动态的调整时钟占空比,实现了减少时钟占空比,降低高电平采样时间,增加低电平比较转换时间,达到时序最优。
  • 一种高速转换电路及其控制方法
  • [发明专利]时序控制电路-CN201610669404.9有效
  • 郭敏;谢海春;蒋汉柏;廖北平 - 湖南恒茂高科股份有限公司
  • 2016-08-12 - 2019-04-19 - H03K3/017
  • 本发明提供一种时序控制电路,包括依次连接的,第一时钟信号生成装置、第二时钟信号生成装置以及第三时钟信号生成装置,第一时钟信号生成装置接收外部输入的初始时钟信号,当初始时钟信号进入上升沿时,第一时钟信号生成装置触发生成第一时钟信号,第一占空比控制模块控制第一时钟信号的占空比,当第一时钟信号进入下降沿时,第二时钟信号生成装置生成第二时钟信号,第二占空比控制模块控制第二时钟信号的占空比,当第二时钟信号进入下降沿时,第三时钟信号生成装置生成脉冲时钟信号整个时序控制电路,不同的时钟信号都是跟前一个时钟有关系,当前一个时钟变化的时候自动反应到后面的时钟上去,实现对时序进行合理且有效的管理。
  • 时序控制电路

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top