“忆阻选通”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果2266115个，建议您升级VIP下载更多相关专利

[发明专利]二分忆阻网络中的深度学习-CN201880031196.7在审
发明人：杰克·D·肯德尔;胡安·C·尼诺;劳拉·E·苏亚雷斯 -专利权人：佛罗里达大学研究基金会
申请日： 2018-05-21 - 公布日： 2020-01-03 - 主分类号： G11C11/54 文献下载
摘要：本文描述了一种二分忆阻网络和训练这种网络的方法。在一个示例情况下，忆阻网络可以包括多个纳米纤维，其中,每个纳米纤维包括金属核和忆阻壳。忆阻网络还可以包括被放置在纳米纤维上的多个电极。第一组多个电极可以包括在忆阻网络中的输入电极，以及第二组多个电极可以包括在忆阻网络中的输出电极。忆阻网络可以体现为二分忆阻网络，并根据本文描述的训练方法进行训练。
网络纳米纤维电极输出电极输入电极金属核

[发明专利]基于单阻变器件的27种三值单变量函数实现方法-CN201910561075.X有效
发明人：陈鑫辉;张跃军;李憬 -专利权人：宁波大学
申请日： 2019-06-26 - 公布日： 2021-06-15 - 主分类号： G11C13/00 文献下载
摘要：本发明公开了一种基于单阻变器件的27种三值单变量函数实现方法，该方法采用一个忆阻器，根据忆阻器的阻值设定忆阻器的三个阻态，定义忆阻器的初始化的逻辑参数、忆阻器的输入和输出以及写操作后忆阻器的输出，并采用半导体参数分析测试仪中分别对忆阻器施加正向扫描电压和负向扫描电压获取忆阻器阻态转换的两个阈值电压，基于该阈值电压确定忆阻器的输入的脉宽100微秒的脉冲电压的幅值大小以及恒定直流电压，然后根据要实现的三值单变量函数初始化忆阻器到相应阻态后，对忆阻器进行一步或者两步写操作，就能实现该三值单变量函数了；
基于单阻变器件 27 种三值单变量函数实现方法

[发明专利]基于忆阻器的二阶低通滤波电路-CN201710962386.8在审
发明人：王顺亭 -专利权人：王顺亭
申请日： 2016-05-30 - 公布日： 2018-02-27 - 主分类号： H03H11/04 文献下载
摘要：基于忆阻器的二阶低通滤波电路，由二极管1N4148、电容和电阻组成，二极管1N4148实现文氏电桥功能，电容和电阻组成RC振荡电路。本新型提出了以一阶广义忆阻器的二极管文氏电桥电路为基础，实现模拟电路中的二阶低通滤波电路，为研究有二极管文氏电桥组成的一阶广义忆阻器提供了一种简便的方法和电路。
基于忆阻器二阶低通滤波电路

[实用新型]基于忆阻器的二阶低通滤波电路-CN201620510937.8有效
发明人：李天蛟;施志刚;马玉龙;庞伟生;范玉亮;唐伟;史建成;李亮;刘世超;刘士峰;陈永琳;李振兴;王一博;樊晓苹;牛成海 -专利权人：国网青海省电力公司海北供电公司;国网青海省电力公司
申请日： 2016-05-30 - 公布日： 2017-02-22 - 主分类号： H03H11/04 文献下载
摘要：基于忆阻器的二阶低通滤波电路，由二极管1N4148、电容和电阻组成，二极管1N4148实现文氏电桥功能，电容和电阻组成RC振荡电路。本新型提出了以一阶广义忆阻器的二极管文氏电桥电路为基础，实现模拟电路中的二阶低通滤波电路，为研究有二极管文氏电桥组成的一阶广义忆阻器提供了一种简便的方法和电路。
基于忆阻器二阶低通滤波电路

[发明专利]一种忆阻器读写方法-CN202110495859.4有效
发明人：蒋燕君;赵文静;周明娟;徐振宇;阮越;吴建锋;尉理哲;叶芳芳;江俊;许森;王金铭;吕何新;王章权 -专利权人：浙江树人学院(浙江树人大学)
申请日： 2021-05-07 - 公布日： 2022-08-26 - 主分类号： G11C16/10 文献下载
摘要：本发明公开了一种忆阻器读写方法，至少设置写入单元和读取单元，其中，向忆阻器写入信息时，接通写入单元形成写入回路，所述写入单元在忆阻器两端产生正向电压或反向电压使忆阻器处于高阻态或低阻态；读取忆阻器状态时，接通读取单元形成读取回路，所述读取单元在忆阻器的一端产生激励信号，并在忆阻器的另一端读取输出状态以此获取忆阻器的状态。
一种忆阻器读写方法

[发明专利]忆阻逻辑门电路-CN202180068582.5在审
发明人：尼玛·塔赫里内贾德 -专利权人：维也纳科技大学
申请日： 2021-09-28 - 公布日： 2023-06-23 - 主分类号： H03K19/21 文献下载
摘要：一种忆阻逻辑门电路，包括：第一忆阻器件(1)，表示逻辑门电路的第一输入节点A；第二忆阻器件(2)，表示逻辑门电路的第二输入节点B；以及第三忆阻器件(3)，表示逻辑门电路的输出节点F，其中第一忆阻器件(1)和第二忆阻器件(2)串联地连接在正供应电压端子Vx(7)与负供应电压端子–Vx(8)之间，其中在第一输入忆阻器件(1)与第二输入忆阻器件(2)之间形成有连接点(6)，以及其中在连接点(6)与接地接触件(9)之间设置有第三忆阻器件(3)。
逻辑门电路

[发明专利]内容寻址存储单元电路及其搜索和写操作方法、存储器-CN201510465735.6有效
发明人：陈才;曾志刚;朱一东;曹明富;赵俊峰 -专利权人：华为技术有限公司
申请日： 2015-07-31 - 公布日： 2019-01-08 - 主分类号： G11C15/04 文献下载
摘要：本发明包括：第一、二忆阻器、搜索信号线、写信号线、匹配线、输出线、第一、二数据线、公共电压线、第一、第二和第三晶体管；第一忆阻器和第二忆阻器相连，相连处为分压点；第一忆阻器与第一数据线相连，第二忆阻器与第二数据线相连；分压点、公共电压线和写信号线与第一晶体管相连，写信号线的输出用于控制分压点与公共电压线之间的导通与断开；分压点、搜索信号线、第三晶体管分别与第二晶体管相连，搜索信号线的输出用于控制分压点与第三晶体管之间的导通与断开；匹配线、输出线和第二晶体管分别与第三晶体管相连，第二晶体管的输出用于控制匹配线与输出线的导通与断开。
内容寻址存储单元电路及其搜索操作方法存储器

[发明专利]一种混合型CMOS-忆阻全加器电路-CN202110456022.9有效
发明人：林弥;王旭亮;陈俊杰;韩琪;罗文瑶 -专利权人：杭州电子科技大学
申请日： 2021-04-26 - 公布日： 2022-05-17 - 主分类号： H03K19/017 文献下载
摘要：本发明公开了一种混合型CMOS‑忆阻全加器电路，包括第一阈值型忆阻器M1、第二阈值型忆阻器M2、第三阈值型忆阻器M3，第一NMOS晶体管NM1、第二NMOS晶体管NM2、第三NMOS晶体管NM3、第四NMOS该电路通过调节忆阻器阻态、CMOS管的导通和截止来实现全加运算的功能，电路结构简单，对忆阻数字逻辑电路的研究具有重大意义。
一种混合 cmos 全加器电路

[发明专利]一种基于异向晶界的忆阻器-CN202310263056.5在审
发明人：刘洋 -专利权人：陕西格芯国微半导体科技有限公司
申请日： 2023-03-17 - 公布日： 2023-05-30 - 主分类号： H10N70/20 文献下载
摘要：本发明提供一种基于异向晶界的忆阻器，包括顶电极、阻变层、底电极。本发明所提供的一种基于异向晶界的忆阻器，将忆阻器中阻变层设计成两种不同的二维电介质材料，以不同角度交替生长的，形成晶界，同时利用两种金属氧化物不同的氧离子迁移势垒，使氧离子迁移形成导电细丝，阻态可进行稳定的缓变，实现对导电细丝通断的调制效果，提高了忆阻器的稳定性和一致性。
一种基于忆阻器

[发明专利]一种基于忆阻突触的智能寻址系统-CN201911049147.9在审
发明人：缪向水;何毓辉;杨辉 -专利权人：华中科技大学
申请日： 2019-10-31 - 公布日： 2020-02-25 - 主分类号： G05D1/02 文献下载
摘要：本发明公开了一种基于忆阻突触的智能寻址系统，包括输入层神经元、忆阻突触、隐藏层神经元、连接电阻和输出层神经元，忆阻突触用于根据该忆阻突触中忆阻器的阻值将输入层神经元的脉冲信号经过调节后传递给隐藏层神经元；该基于忆阻突触的智能寻址系统，在智能寻址的训练过程中，其中的忆阻突触能够根据输入层神经元与隐藏层神经元的激发时间的时间差，以及根据外部环境提供的反馈信号来更新该忆阻突触中忆阻器的阻值，从而使结束训练后忆阻器阻值固定的智能寻址系统能够实现智能寻址功能本发明通过对该系统的细节网络结构进行改进，利用忆阻器参与构建智能寻址网络系统，训练好的忆阻器阻值固定的智能寻址网络系统，就能够实现智能寻址功能。
一种基于突触智能寻址系统

[发明专利]存储器芯片和电子设备-CN202210885031.4在审
发明人：王敏生;阮健军 -专利权人：全中半导体（深圳）有限公司
申请日： 2022-07-26 - 公布日： 2022-09-27 - 主分类号： G11C13/00 文献下载
摘要：存储器芯片包括至少一个子存储电路，各个子存储电路均包括一P型MOS管、一N型MOS管、一第一忆阻器以及一第二忆阻器，控制电路用于在分别控制通过第一忆阻器和第二忆阻器的电流方向为正端流向负端时，第一忆阻器和第二忆阻器的电阻值增大，增大至大于预设上升阻值时达到最大值，控制通过第一忆阻器和第二忆阻器的电流方向为负端流向正端时，第一忆阻器和第二忆阻器的电阻值减小，减小至小于预设下降阻值时达到最小值；各个子存储电路分别在第一忆阻器和第二忆阻器在保持为最大值和最小值时存储数据
存储器芯片电子设备

[发明专利]基于忆阻器阵列的贝叶斯神经网络的变分推理方法和装置-CN202210497666.7在审
发明人：吴华强;林钰登;高滨;唐建石;张清天;钱鹤 -专利权人：清华大学
申请日： 2022-05-09 - 公布日： 2022-07-29 - 主分类号： G06N3/063 文献下载
摘要：一种基于忆阻器阵列的贝叶斯神经网络的变分推理方法和装置。忆阻器阵列包括多个忆阻器，贝叶斯神经网络的经训练得到的权重矩阵被映射至忆阻器阵列中，该方法包括：对于被映射后的忆阻器阵列，获得当前忆阻器阵列的多个忆阻器的电导态；获取对于贝叶斯神经网络的权重矩阵的每个权重的多个权重采样样本，并使用忆阻器阵列进行多次前向传播以得到多个输出结果；基于每个权重的多个权重采样样本和多个输出结果，获取贝叶斯神经网络的损失函数的损失值；对损失函数进行反向传播，得到忆阻器阵列中用于贝叶斯神经网络的权重矩阵的每个权重的忆阻器的电导态的梯度；根据梯度更新忆阻器阵列中用于贝叶斯神经网络的权重矩阵的忆阻器的电导态。
基于忆阻器阵列贝叶斯神经网络推理方法装置

[发明专利]一种三维忆阻器状态逻辑电路及或非或逻辑实现方法-CN202011445451.8有效
发明人：许诺;马德胜;方粮 -专利权人：中国人民解放军国防科技大学
申请日： 2020-12-09 - 公布日： 2022-04-15 - 主分类号： G11C13/00 文献下载
摘要：本发明公开了一种三维忆阻器状态逻辑电路及或非或逻辑实现方法，目的是解决阵列面积开销、中层间信息无法流动的问题。三维忆阻器状态逻辑电路由六个忆阻器和一个串联电阻组成；六个忆阻器和串联电阻均连接到一个公共节点CN；第一、第三、第五忆阻器的顶电极与CN相连，第二、第四、第六忆阻器的底电极与CN相连，串联电阻的一端与CN实现或非或逻辑的方法是先确定输入忆阻器，对忆阻器进行初始化，然后确定输出忆阻器并将输入信息Y'存储；然后根据选择的输出忆阻器用不同的方法采用三维忆阻器状态逻辑实现或非或逻辑。本发明逻辑输入和输出信息可以存储于相邻两层忆阻器阵列中，实现了层间的信息流动，节省了完成逻辑计算需要的面积开销。
一种三维忆阻器状态逻辑电路逻辑实现方法

[发明专利]基于忆阻器的多比特存算一体存算单元及控制方法-CN202210460971.9在审
发明人：高润雄;段杰斌 -专利权人：深圳市金和思锐科技有限公司
申请日： 2022-04-28 - 公布日： 2022-09-06 - 主分类号： G11C13/00 文献下载
摘要：本发明公开了基于忆阻器的多比特存算一体存算单元及控制方法，该存算单元包括第一场效应管、第二场效应管、第三场效应管、第四场效应管、第五场效应管、第一忆阻器、第二忆阻器、第三忆阻器、第四忆阻器、第五忆阻器、第一偏置电流源、第二偏置电流源、第三偏置电流源和第四偏置电流源，其中，第一忆阻器、第二忆阻器、第三忆阻器、第四忆阻器和第五忆阻器依次串联，第一场效应管分别与第一忆阻器、第一输入电压端和第二输入电压端连接，第二场效应管分别与第一忆阻器和第二忆阻器的连接点、第一偏置电流源的正极连接，第二到第五场效应管的漏极共连并作为存算单元的输出端，实现了存算单元能够储存多个比特的权重和获得多个比特的乘加结果。
基于忆阻器比特一体单元控制方法

[发明专利]一种基于忆阻器的卷积运算装置及方法-CN202010127969.0在审
发明人：郭令仪;段杰斌;李琛;沈灵 -专利权人：上海集成电路研发中心有限公司
申请日： 2020-02-28 - 公布日： 2020-07-17 - 主分类号： G06N3/04 文献下载
摘要：本发明公开了一种基于忆阻器的卷积运算装置，包括忆阻器芯片，所述忆阻器芯片包括x×y个忆阻器阵列，每个忆阻器阵列包括a行b列的忆阻器，所述忆阻器阵列用于存储卷积核；m行n列的输入信号阵列传输至所述忆阻器芯片时，所述输入信号阵列分别与k×j个忆阻器阵列同时进行卷积运算，得到k行j列的输出信号阵列；其中，k＝(m‑a)/s+1，j＝(n‑b)/t+1；s和t分别表示卷积运算中行方向和列方向的卷积步长，x×y≥k本发明提供的一种基于忆阻器的卷积运算装置及方法，使用二维忆阻器阵列，使得卷积运算变为并行过程，同时省去了卷积核、输入图像由二维矩阵到一维向量的转化，提高了卷积运算的速度。
一种基于忆阻器卷积运算装置方法