“寄生沟道”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果58140个，建议您升级VIP下载更多相关专利

[发明专利]一种用于静电放电的晶闸管-CN200910198070.1有效
发明人：何军;单毅 -专利权人：上海宏力半导体制造有限公司
申请日： 2009-10-28 - 公布日： 2011-05-11 - 主分类号： H01L27/04 文献下载
摘要：一种用于静电放电的晶闸管，包括：寄生PNP管、寄生NPN管及短沟道NMOS管；所述寄生PNP管的发射极连接阳极接线柱，其基极通过N阱的寄生电阻连接阳极接线柱；其集电极连接寄生NPN管的基极，并通过P阱的寄生电阻连接阴极接线柱；所述寄生NPN管的发射极连接阴极接线柱，其集电极通过N阱的寄生电阻连接阳极接线柱；所述短沟道NMOS管的漏极通过N阱的寄生电阻连接阳极接线柱，其源极连接阴极接线柱，所述短沟道NMOS管的栅长小于0.35本发明通过在一定范围内变化短沟道NMOS管的实际栅长，能够得到较低的且可以调节的晶闸管触发电压。
一种用于静电放电晶闸管

[发明专利]包含沟道高级寄生元件的场效应晶体管小信号等效电路模型-CN201610700103.8在审
发明人：黄风义;姜楠;张有明;唐旭升 -专利权人：南京展芯通讯科技有限公司;爱斯泰克(上海)高频通讯技术有限公司
申请日： 2016-08-16 - 公布日： 2016-12-07 - 主分类号： G06F17/50 文献下载
摘要：本发明公开了一种场效应晶体管小信号等效电路模型，其特征在于，所述场效应晶体管小信号等效电路模型的本征部分包含沟道高级寄生元件，所述沟道高级寄生元件包括本征电阻、本征电容、本征电感这三种元件中的任意一种或者组合，从而实现在高频、大电流下，对晶体管的高精度仿真，本发明进一步公开了包含沟道高级寄生元件的特征函数，以及利用测量的S参数提取所述沟道高级寄生元件参数值的方法。本发明提出的包含沟道高级寄生元件的场效应晶体管小信号等效电路模型可以提高仿真同测试结果的拟合精度。
包含沟道高级寄生元件场效应晶体管信号等效电路模型

[发明专利]半导体器件及其形成方法-CN202010604382.4在审
发明人：周飞 -专利权人：中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司
申请日： 2020-06-29 - 公布日： 2022-01-14 - 主分类号： H01L29/78 文献下载
摘要：一种半导体器件及其形成方法，其中半导体器件包括：衬底；鳍部，位于衬底上，包括若干层沟道层；栅极结构，位于衬底上且横跨鳍部，且包围沟道层之间；掺杂层，位于最底层的沟道层与衬底之间，掺杂层内具有掺杂离子。这种结构的半导体器件避免了栅极结构底部与衬底之间形成的寄生器件发生漏电的现象，提高形成的半导体器件的电学性能，在栅极结构底部与衬底之间形成的寄生器件，由于掺杂离子的存在，使得寄生器件的开启电压较大，从而抑制了底部寄生器件的漏电问题；同时由于掺杂离子不容易扩散到作为沟道使用的沟道层内，减少了对沟道的伤害，从而提升了最终形成的半导体器件的电学性能。
半导体器件及其形成方法

[发明专利]改善寄生沟道效应的NS-FET及其制备方法-CN202011167512.9有效
发明人：顾杰;张青竹;张兆浩;殷华湘 -专利权人：中国科学院微电子研究所
申请日： 2020-10-27 - 公布日： 2022-12-30 - 主分类号： H01L21/336 文献下载
摘要：本公开提供一种改善寄生沟道效应的NS‑FET制备方法，包括：操作S1：在衬底上生长外延层并在外延层上制备掩膜；操作S2：对应所述掩膜刻蚀整个外延层形成沟道部，刻蚀部分衬底形成窄鳍条；操作S3：在所述窄鳍条两侧台面区填充隔离材料形成隔离区；操作S4：去除掩膜，制作栅极并在沟道部方向的栅极两侧制备侧墙和源漏，完成改善寄生沟道效应的NS‑FET的器件制备。本公开同时还提供一种改善寄生沟道效应的NS‑FET。
改善寄生沟道效应 ns fet 及其制备方法

[发明专利]半导体装置-CN202310368606.X在审
发明人：楠纮慈;川岛进;宍户英明;热海知昭;斋藤元晴 -专利权人：株式会社半导体能源研究所
申请日： 2023-04-07 - 公布日： 2023-10-20 - 主分类号： H01L27/12 文献下载
摘要：提供一种包括纵向沟道型晶体管的单极性半导体装置。通过将在纵向沟道型晶体管的栅极源极间寄生电容和栅极漏极间寄生电容中电容值大的寄生电容用于自举电容，实现占有面积小的半导体装置。通过作为纵向沟道型晶体管的半导体层使用氧化物半导体，源极与漏极间的绝缘耐压变高，可以使沟道长度变短。此外，在高温环境下也可以实现稳定工作。
半导体装置

[发明专利]一种液晶显示面板、薄膜晶体管及其制作方法-CN202110149960.4有效
发明人：张元平 -专利权人：重庆先进光电显示技术研究院;重庆惠科金渝光电科技有限公司
申请日： 2021-02-03 - 公布日： 2023-03-24 - 主分类号： H01L29/786 文献下载
摘要：本申请适用于薄膜晶体管技术领域，提供了一种液晶显示面板、薄膜晶体管及其制作方法，其中，薄膜晶体管包括钝化层、漏极、源极、有源岛、栅绝缘层、栅极及N型半导体埋层，有源岛包括欧姆接触层和有源层；有源层用于作为所述薄膜晶体管开启时的沟道，N型半导体埋层形成于钝化层中位于有源岛的区域，以使栅极和沟道之间产生第一寄生电容，N型半导体埋层与沟道之间产生与第一寄生电容串联的第二寄生电容，第一寄生电容和第二寄生电容串联形成的等效电容的容量小于第一寄生电容的容量
一种液晶显示面板薄膜晶体管及其制作方法

[发明专利]半导体器件寄生电阻获取方法-CN201810799302.8有效
发明人：李浩;杜寰 -专利权人：北京顿思集成电路设计有限责任公司
申请日： 2018-07-19 - 公布日： 2020-10-16 - 主分类号： G01R31/26 文献下载
摘要：本发明提供半导体器件寄生电阻获取方法，所述半导体器件包括衬底、以及位于所述衬底中的源区、漏区、沟道及沟道下方的埋区，所述方法包括如下步骤：获得半导体器件的等效电路模型，其中，将源区、漏区和沟道分别等效为寄生晶体管的发射区、集电区和基区；对所述半导体器件进行TLP测试，获取电流电压曲线；根据所述电流电压曲线进行线性拟合，得到该半导体器件的寄生电阻。本发明通过对器件结构的剖析、等效电路的获取、TLP电压电流曲线的测试、击穿机理过程分析、曲线分析，得到了一种半导体器件获取寄生电阻的方法，该方法非常简洁地得到了RFLDMOS的寄生电阻，为器件的优化设计提供了指导方法
半导体器件寄生电阻获取方法

[发明专利]改善寄生沟道效应的NS-FET及其制备方法-CN202011167515.2在审
发明人：张青竹;顾杰;张兆浩;殷华湘 -专利权人：中国科学院微电子研究所
申请日： 2020-10-27 - 公布日： 2021-02-09 - 主分类号： H01L21/336 文献下载
摘要：本公开提供一种改善寄生沟道效应的NS‑FET制备方法，包括：操作S1：在衬底上生长外延层并在外延层上制备掩膜；操作S2：对应所述掩膜刻蚀部分衬底形成鳍条部，刻蚀整个外延层形成沟道部；操作S3：在所述鳍条部的两侧台面区填充隔离材料形成隔离区；操作S4：制备侧墙包裹所述沟道部；操作S5：去除部分所述隔离材料并刻蚀窄化裸露出的鳍条部生成鳍条，去除所述侧墙及所述掩膜后制作栅极和源漏，完成改善寄生沟道效应的NS‑FET的器件制备。本公开还提供一种改善寄生沟道效应的NS‑FET。
改善寄生沟道效应 ns fet 及其制备方法

[发明专利]一种围栅器件及其制造方法-CN201910549560.5有效
发明人：叶甜春;殷华湘;张青竹;姚佳欣 -专利权人：中国科学院微电子研究所
申请日： 2019-06-24 - 公布日： 2022-07-22 - 主分类号： H01L21/336 文献下载
摘要：在半导体衬底上形成第一外延层与第二外延层交替层叠的堆叠层时，其最底层的第一外延层具有第一掺杂，利用该第一外延层可以使得形成的鳍的衬底的上部中也具有第一掺杂，而鳍中的第一外延层将会被去除，形成包围第二外延层的栅极，鳍中衬底会存在寄生沟道，而该寄生沟道中具有与器件源漏掺杂的类型相反掺杂，从而，抑制寄生沟道的形成，提高器件的性能。
一种器件及其制造方法

[发明专利]半导体器件的评估方法-CN201810799303.2有效
发明人：万宁;李科;丛密芳;任建伟;李永强;李浩;宋李梅;黄苒;赵博华;苏畅;杜寰 -专利权人：北京顿思集成电路设计有限责任公司
申请日： 2018-07-19 - 公布日： 2022-12-20 - 主分类号： G06F30/398 文献下载
摘要：本发明提供半导体器件的评估方法，所述半导体器件包括衬底、以及位于所述衬底中的源区、漏区和沟道，所述方法包括如下步骤：获得半导体器件中寄生晶体管的二次击穿等效电路模型，其中，将源区、漏区和沟道分别等效为寄生晶体管的发射区、集电区和基区；根据寄生晶体管的二次击穿等效电路模型计算基区寄生电阻；以及根据基区寄生电阻评估所述半导体器件的可靠性。可根据所述基区寄生电阻评估所述半导体器件抗驻波能力、抗浪涌能力以及防静电放电能力。
半导体器件评估方法

[发明专利]半导体器件-CN200710092318.7有效
发明人：长谷川尚 -专利权人：精工电子有限公司
申请日： 2007-02-17 - 公布日： 2007-11-07 - 主分类号： H01L29/786 文献下载
摘要：场氧化膜的端部上形成氧化膜变薄的鸟嘴形部，并在该鸟嘴形部构成寄生晶体管。因此，设置用于抑制因寄生晶体管的作用而产生的漏电流的沟道切口区域。通过设置这种沟道切口区域，能够抑制栅极导通时的寄生晶体管中的寄生沟道引起的电流流过(漏电流)。
半导体器件

[发明专利]沟槽式场效应管及其制备方法-CN201110035876.6有效
发明人：王颢 -专利权人：上海宏力半导体制造有限公司
申请日： 2011-02-10 - 公布日： 2012-08-15 - 主分类号： H01L29/78 文献下载
摘要：沟槽式场效应管及其制备方法，属于半导体器件领域，包括：半导体衬底，覆盖半导体衬底表面的外延层，位于外延层内的源掺杂区，位于外延层内且在源掺杂区下方的沟道区，位于外延层内且与源掺杂区和沟道区均相邻接触的沟槽，用于连接外电极的源/漏/栅电极，以及位于沟道区下方且与沟道区相邻接处的第一掺杂区。通过所述第一掺杂区的引入，减小寄生三极管中基区电压降，抑制寄生三极管导通，从而降低三极管的基极电流，有效减小寄生三极管效应，改善沟槽式场效应管的性能。
沟槽场效应及其制备方法

[发明专利]一种用于静电放电的晶闸管-CN200910198069.9有效
发明人：何军 -专利权人：上海宏力半导体制造有限公司
申请日： 2009-10-28 - 公布日： 2011-05-11 - 主分类号： H01L27/04 文献下载
摘要：一种用于静电放电的晶闸管，包括：寄生PNP管、寄生NPN管及短沟道MOS管；所述寄生PNP管的发射极连接阳极接线柱，其基极通过N阱的寄生电阻连接阳极接线柱；其集电极连接寄生NPN管的基极，并通过P阱的寄生电阻连接阴极接线柱；所述寄生NPN管的发射极连接阴极接线柱，其集电极通过N阱的寄生电阻连接阳极接线柱；所述短沟道MOS管栅极两边的侧墙分别延伸至N阱和P阱的交界区域的N+掺杂区和与该N+掺杂区相邻的P+掺杂区。
一种用于静电放电晶闸管

[发明专利]低寄生电阻的肖特基二极管-CN201811477125.8有效
发明人：宋旭波;吕元杰;梁士雄;王元刚;张立森;冯志红 -专利权人：中国电子科技集团公司第十三研究所
申请日： 2018-12-05 - 公布日： 2021-12-24 - 主分类号： H01L29/06 文献下载
摘要：本发明提供了一种低寄生电阻的肖特基二极管，属于半导体器件技术领域，包括金属阳极、金属阴极、N型半导体沟道和半导体重掺杂区，金属阳极与N型半导体沟道连接，形成肖特基结；金属阴极与半导体重掺杂区连接，形成欧姆接触；N型半导体沟道具有与半导体重掺杂区隔开的绝缘介质层，通过肖特基结的射频信号经连接部进入半导体重掺杂区，到达金属阴极。本发明提供的低寄生电阻的肖特基二极管，在保证N型半导体沟道与半导体重掺杂区连通的同时，采用绝缘介质层部分隔开N型半导体沟道与半导体重掺杂区，使得肖特基结的射频信号只能通过连接部位进入半导体重掺杂区，最终到达阴极，不需要通过未耗尽的N型半导体沟道，可以减小寄生电阻。
寄生电阻肖特基二极管

[发明专利]超结器件-CN201610664915.1有效
发明人：曾大杰 -专利权人：上海鼎阳通半导体科技有限公司
申请日： 2016-08-12 - 公布日： 2019-05-03 - 主分类号： H01L29/423 文献下载
摘要：本发明公开了一种超结器件，包括：相互隔开的栅极结构一和栅极结构二；栅极结构一包括栅介质层一和电极材料一，栅极结构二包括栅介质层二和电极材料二；电极材料一连接到栅极；电极材料二连接到源极；栅极结构一形成沟道一的阈值电压一大于栅极结构二形成沟道二的的阈值电压二；超结器件正向导通时，栅极所加的电压大于阈值电压一，沟道一导通，沟道二截止，寄生体二极管截止；超结器件反向导通时，栅极所加的电压小于阈值电压一，沟道一截止，寄生体二极管正向导通，阈值电压二要求小于寄生体二极管的正向导通压降，沟道二导通，通过沟道二导通减少N型柱表面区域的空穴浓度，从而降低超结器件的最大反向恢复电流。
器件

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
下一页»
尾页
共 58140 条