“写锁”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果683752个，建议您升级VIP下载更多相关专利

[发明专利]一种纠检错后具有自动回写功能的SRAM电路及回写方法-CN202010524262.3有效
发明人：谢成民;李立 -专利权人：西安微电子技术研究所
申请日： 2020-06-10 - 公布日： 2023-03-14 - 主分类号： G06F11/10 文献下载
摘要：本发明公开了一种纠检错后具有自动回写功能的SRAM电路及回写方法，包括EDAC解码器、时序控制电路、地址锁存模块、地址译码器、写控制电路、读出锁存模块和存储阵列，解决了SRAM在恶劣环境中的软错误问题，本发明的EDAC纠检错后自动回写的SRAM电路结构既适用于普通SRAM的读写，也适用于对SRAM的定时刷新，而不需要额外的系统性能开销。
一种检错具有自动功能 sram 电路方法

[发明专利]一种基于正副本切换的多线程数据无锁读写方法-CN201811628744.2在审
发明人：刘慰慰;杨昆;阎星娥;严荣明;张林;魏红道;江汀;张炎;陆启浩;王超 -专利权人：南京华飞数据技术有限公司
申请日： 2018-12-28 - 公布日： 2019-05-21 - 主分类号： G06F9/52 文献下载
摘要：本发明一种基于正副本切换的多线程数据无锁读写方法涉及计算机技术领域，特别是一种多线程数据无锁读写的方法。包括内存数据正本模块、内存数据副本模块、内存数据副本保留模块、写操作和正副本切换模块、以及工作模块。读写方法包括1）在程序初始化阶段，先一次性将现有数据写入内存数据正本模块，并拷贝一份至内存数据副本模块；2）后续建立进行读操作、写操作和正副本切换操作的工作线程；3）具体进行写操作和正副本切换操作的工作线程
内存数据读写副本模块多线程写操作无锁副本保留工作线程计算机技术领域数据写入内存程序初始化工作模块读操作一次性拷贝更新

[发明专利]一种数据读写优先平衡方法、系统、装置及存储介质-CN202011325771.X有效
发明人：何清;王毅 -专利权人：西安西热电站信息技术有限公司
申请日： 2020-11-23 - 公布日： 2023-10-20 - 主分类号： G06F9/48 文献下载
摘要：本发明公开了一种数据读写优先平衡方法、系统、装置及存储介质，方法包括：通过互斥锁为数据读写请求加锁；根据当前数据的引用计数器判断当前数据的读写优先级类型标志，包括无读写优先、读优先、写优先；根据读写优先级类型标志对应变量的引用计数器判断读写锁占用情况，包括读锁占用、写锁独占和没有任何锁占用；根据读写锁占用情况与读写锁最大允许数计数器剩余值得到数据的读写优先级类型标志；通过互斥锁为请求数据读写操作解锁。
一种数据读写优先平衡方法系统装置存储介质

[发明专利]非易失性半导体存储器件及其记录方法-CN200410005949.7有效
发明人：河野和幸 -专利权人：松下电器产业株式会社
申请日： 2004-02-23 - 公布日： 2004-11-03 - 主分类号： G11C16/02 文献下载
摘要：设置在每条位线或者多条位线上的写电路包括用于存储写入多个页面的数据的多个锁存电路，以及包括用于连接多个锁存电路和位线的位线连接电路，并且通过重复连续的编程操作以及连续的验证操作来对多个页面执行写操作，其中当电压生成电路连续地生成编程操作所需电压时
非易失性半导体存储器件及其记录方法

[发明专利]管理共享内存的方法-CN98106954.1无效
发明人：弗兰克·朱厄尼;多米尼克·吉多特;贝努瓦·保罗－杜波依斯－泰恩 -专利权人：阿尔卡塔尔－阿尔斯托姆通用电气公司
申请日： 1998-04-16 - 公布日： 1998-11-04 - 主分类号： G06F13/00 文献下载
摘要：这两种存取类型通过管理锁栓的具体规则“保持”,“读锁栓”和“写锁栓”而互相兼容。可用于软件平台,尤其用于通信系统的平台。
管理共享内存方法

[发明专利]基于DDR4的多任务读写调度方法、计算机设备及存储介质-CN202111120018.1在审
发明人：陈利群 -专利权人：北京无线电测量研究所
申请日： 2021-09-24 - 公布日： 2022-02-11 - 主分类号： G06F13/16 文献下载
摘要：在一个具体实施方式中，该方法包括DDR4控制器等待读模块或写模块发送的读或写请求；当所述DDR4控制器判断请求存在时，根据优先级锁存请求；判断进入读操作还是进入写操作；根据读操作或写操作的规则进行读指令或者写指令操作；调整读指令操作或写指令操作的优先级，等待下一个读模块或写模块发送的读或写请求，重复上述操作，直到该帧结束，开始下一帧操作。
基于 ddr4 任务读写调度方法计算机设备存储介质

[发明专利]读写集生成方法、装置、存储介质及电子设备-CN202210204892.1在审
发明人：陈敏 -专利权人：达闼机器人股份有限公司
申请日： 2022-03-03 - 公布日： 2022-06-10 - 主分类号： G06F16/27 文献下载
摘要：本公开涉及一种读写集生成方法、装置、存储介质及电子设备，以解决基于读写集方式的区块链中所存在的读集锁问题。所述方法包括：接收应用端发送的交易预案；模拟执行所述交易预案，得到所述交易预案的目标读写集，所述目标读写集包括目标读集以及目标写集，所述目标读集用于确定所述目标写集是否有效，在所述目标写集有效的情况下用于更新世界状态数据库；并，根据所述目标读写集缓存写集预执行数据，以在根据所述目标写集更新所述世界状态数据库之前用于针对新的交易预案生成新的目标读写集。
读写生成方法装置存储介质电子设备

[发明专利]重新配置安全系统-CN200780048866.8有效
发明人： S·M·达塔;M·J·库马尔;J·A·萨顿;E·布里克尔;I·T·朔伊纳斯 -专利权人：英特尔公司
申请日： 2007-11-30 - 公布日： 2009-11-04 - 主分类号： G06F9/06 文献下载
摘要：在一个实施例中，装置包括配置存储单元、锁和锁忽略逻辑。配置存储单元用于存储信息来配置所述装置。锁用于阻止对所述配置存储单元的写操作。锁忽略逻辑用于允许根据副操作模式代码执行的指令忽略所述锁。
重新配置安全系统

[其他]用于数字数据处理器的总线接口电路-CN87107293无效
发明人：保罗·I·鲁宾费尔德;安东尼·K·珍恩 -专利权人：数字设备公司
申请日： 1987-12-07 - 公布日： 1988-09-07 - 主分类号： G06F13/12 文献下载
摘要：状态机通过标志通信，标志表明什么时间有外部操作待处理，还提供一组锁存器用于从处理器的其它部分接收写数据、写地址和读地址，一个输入锁存器从系统内其它装置接收信息，从而允许同时启动写操作和读操作。
用于数字数据处理器总线接口电路

[发明专利]一种条带锁定方法、装置、存储介质及设备-CN202310142384.X在审
发明人：闫鑫;巨新刚;王江;李树青;孙华锦 -专利权人：山东云海国创云计算装备产业创新中心有限公司
申请日： 2023-02-17 - 公布日： 2023-04-21 - 主分类号： G06F3/06 文献下载
摘要：本发明提供了一种条带锁定方法、装置、存储介质及设备，方法包括：获取任务指令，并将任务指令传送至指令译码模块进行解析，以确认任务指令是否为锁定任务指令；响应于任务指令为锁定任务指令，由指令译码模块从锁资源分配模块获取锁资源；基于锁定任务指令中待锁定条带的信息得到锁地址，并基于锁资源和锁地址为锁定任务指令分配对应的锁定通道；查询锁定通道中的锁定模式和锁定条带，并基于锁定模式和锁定条带对待锁定条带进行锁定或暂时缓存。本发明通过实现对Raid组内一个或者多个条带状态的锁定、解锁功能，防止单一操作对象被多个IO同时写或者读的情况，确保在Raid组IO处理时的读、写互斥，避免数据错乱。
一种条带锁定方法装置存储介质设备

[发明专利]一种锁功能实现方法、装置及计算机介质-CN202111609421.0在审
发明人：彭荣坤 -专利权人：山东浪潮科学研究院有限公司
申请日： 2021-12-27 - 公布日： 2022-04-05 - 主分类号： G06F16/23 文献下载
摘要：本发明涉及分布式数据库技术领域，具体提供了一种锁功能实现方法，具有以下步骤：S1、在内存中建立锁控制器来单点管理分布式的事务并发，其一致性通过raft同步机制来保证，节点宕机之后，锁表恢复通过事务日志redo和undo来实现；S2：共享锁和排他锁，来给读事务获取锁的权利，以阻塞其他并发的读事务和写事务；S3、将MVCC的写意图映射到内存锁表中，称为复制锁，来保证锁控制器和MVCC时间戳控制相适应。与现有技术相比，本发明将存储层面的冲突判断提升至了内存，实现了对分布式数据库的并发性能的提升，避免了读请求对写请求的时间戳的影响，同时也大大丰富了应用场景。
一种功能实现方法装置计算机介质

[发明专利]一种改进的内存数据库封锁方法-CN201010176179.8无效
发明人：金城;周游弋;薛向阳 -专利权人：复旦大学
申请日： 2010-05-13 - 公布日： 2010-10-06 - 主分类号： G06F17/30 文献下载
摘要：该方法利用内存数据库中事务短小，数据交集不大的特点，在单写多读封锁机制基础上，引入粗粒度意向锁和封锁粒度转换机制，在事务开始前检查意向锁以及数据交集，并且利用不同粒度的封锁，允许多个读事务与不冲突的单个写事务并行操作
一种改进内存数据库封锁方法

[发明专利]一种可防止改写的非挥发存储器的写保护电路-CN201510410979.4有效
发明人：解玉凤;张晨;林殷茵 -专利权人：复旦大学
申请日： 2015-07-14 - 公布日： 2018-10-16 - 主分类号： G11C16/10 文献下载
摘要：本发明的写保护电路结构包括：双单元构建的存储位，数据控制逻辑模块，用于根据待写入数据决定开启双单元的左单元还是右单元的写通路；受同一个列选择信号控制的2个列选择晶体管，栅极分别受写控制信号控制的2个写通路控制晶体管，栅极均受预读控制信号控制的2个预读控制晶体管，电流源，比较器，锁存器，写驱动电路，写控制信号产生电路，其输入是写使能信号，其输出一是预读控制信号和写控制信号。本发明还提出针对写保护电路结构的写操作流程。本发明针对基于双存储单元构建存储位的一次编程存储器，可防止恶意或无意的改写破坏，为敏感数据提供了高安全的存储方案。
一种可防止改写挥发存储器写保护电路

[发明专利]一种避免竞价异常结束的网络竞价系统及方法-CN202211364827.1在审
发明人：刘庆波;张玉杰;安洋;周威;崔秀文;张玲志;宗可河;李京;朱虹;张洪;王鹏;翁圻;卢学哲;吴淑珍 -专利权人：北京中百信软件技术有限公司
申请日： 2022-11-02 - 公布日： 2023-01-31 - 主分类号： G06Q30/08 文献下载
摘要：本发明涉及一种避免竞价异常结束的网络竞价系统及方法，包括交互连接的前台、报价锁模块、校验模块、限时结束锁模块、写报价事务模块、定时器模块以及客户端。主要原理在于结合使用悲观锁，来实现资源的抢占；并且采用创建异步定时器机制，来确保写报价执行成功后，延续一个限时报价周期；从而满足竞价业务公平处理限时报价期最后一刻报价的问题，确保网络竞价业务公平、安全、
一种避免竞价异常结束网络系统方法

[发明专利]一种用于多页存储阵列的损坏单元片内统计系统-CN201510482451.8有效
发明人：王小光 -专利权人：西安紫光国芯半导体有限公司
申请日： 2015-08-03 - 公布日： 2017-11-10 - 主分类号： G11C29/56 文献下载
摘要：本发明涉及一种用于多页存储阵列的损坏单元片内统计系统，包括锁存模块、锁存使能模块、回写地址模块、页缓存器回写模块、错误计数模块、验证结果锁存模块以及错误数目统计区，锁存模块位于读数据通路上，用于接收验证模块发送的成功标志位，并在接收到锁存使能模块发送的锁存信号的情况下，且当前地址的成功标志位为错误时，产生并保持错误操作结果给页缓存器，同时产生实时更新的错误结果给错误计数模块；本发明解决了现有的存储器芯片测试方法耗时久，测试复杂的技术问题
一种用于存储阵列损坏单元统计系统

首页
«上一页
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
下一页»
尾页
共 100000 条