“写锁”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果683752个，建议您升级VIP下载更多相关专利

[发明专利]愿望锁-CN201510166582.5在审
发明人：毛敏侠 -专利权人：毛敏侠
申请日： 2015-04-10 - 公布日： 2015-07-01 - 主分类号： E05B65/00 文献下载
摘要：本发明公开一种愿望锁，该愿望锁包括两部分，两部分之间设锁杆连接，锁杆上设有沟槽，愿望锁两部分都设有或者两部分中其中一部分设有卡入沟槽的锁舌，愿望锁内设有空腔。本发明的优点在于：愿望锁可用于装饰，便于随身携带，具有收藏价值，里面是空的，里面可装纸条，愿望纸可以用来写愿望，写心情，写感受，写一切的东西。愿望锁花样繁多，可以采用多种造型，携带方便、漂亮、梦幻、酷、炫。这种发明会创造出一个时尚潮流。愿望是美好的，是人们信心来源，也是奋斗的动力，更是希望的源泉。用来承载愿望的锁更是精妙的设计，本设计显示是一个整体、不容易取出锁好后的物品，完美的保护锁内的愿望纸。
愿望

[发明专利]一种程序间数据交换与同步方法-CN202111629145.4在审
发明人：强波 -专利权人：强波
申请日： 2021-12-28 - 公布日： 2022-04-12 - 主分类号： G06F9/52 文献下载
摘要：本发明公开了一种程序间数据交换与同步方法，包括如下步骤：S1、启动数据采集程序；S2、读取测量数据并编码；S3、调用数据交换函数；S4、创建或打开内存映射文件并为内存映射文件命名，创建或打开内存映射文件的写操作互斥锁和读操作互斥锁；S5、数据采集程序强制进入写数据操作；S6、将写操作互斥锁锁定，通过数据交换函数向内存映射文件中写入采集到的数据；S7、向数据显示程序发送自定义消息，通知数据显示程序数据从内存映射文件中读取数据；S8、数据显示程序释放写操作互斥锁，数据采集程序将读操作互斥锁锁定。
一种程序数据交换同步方法

[发明专利]半导体集成电路器件-CN200410100687.2无效
发明人：藤泽宏树;久保内修一 -专利权人：尔必达存储器株式会社;株式会社日立ULSI系统;株式会社日立制作所
申请日： 2004-12-08 - 公布日： 2005-06-15 - 主分类号： H01L27/10 文献下载
摘要：在一种半导体集成电路器件中，一个写命令译码器对写命令进行译码并输出译码脉冲。一个命令计数器电路对译码脉冲进行计数，作为命令的数目。一个锁存器电路响应来自命令计数器电路的计数输出而锁存写aDDRess。该半导体集成电路器件还包括一个用于当延迟计数器电路的计数值超过预定延迟值时接通一个列选择控制信号的电路，以及一个用于响应接通的列选择控制信号而输出由锁存器锁存的aDDRess作为列aDDRess的电路。该半导体集成电路器件响应接通的列选择控制信号而对列aDDRess执行写操作。
半导体集成电路器件

[发明专利]AXI2WB总线桥实现方法、装置、设备及存储介质-CN201910168109.9在审
发明人：于锦辉 -专利权人：苏州浪潮智能科技有限公司
申请日： 2019-03-06 - 公布日： 2019-05-31 - 主分类号： G06F13/40 文献下载
摘要：本发明公开了一种AXI2WB总线桥实现方法，包括：锁存AXI写地址通道信号和AXI写数据通道信号；根据AXI写数据的位宽与WB写数据的位宽的倍率，确定当前AXI写数据需要的WB传输次数；针对每一次WB写操作，将AXI写地址转换为该次WB写操作的WB写地址，将AXI写数据转换为该次WB写操作的WB写数据，并基于WB写地址和WB写数据，执行该次WB写操作；直至WB写操作次数达到AXI写数据需要的WB传输次数。
写数据写操作写地址总线桥存储介质通道信号位宽缓存传输技术效果实现装置转换锁存应用

[发明专利]二阶段提交分布式事务更新数据库的实现方法和装置-CN202010634228.1有效
发明人：韩富晟;肖金亮;高山岩;杨传辉;罗一鑫 -专利权人：北京奥星贝斯科技有限公司
申请日： 2020-07-02 - 公布日： 2023-08-22 - 主分类号： G06F16/23 文献下载
摘要：本说明书提供一种二阶段提交分布式事务更新数据库的实现方法，应用在协调者上，所述方法包括：向参与者发送结束本事务的一阶段准备请求消息；所述本事务用于更新目标数据库记录；在收到所有参与者发送的提前释放写锁请求后，向每个参与者返回提前释放写锁响应，指示每个参与者对其目标数据库记录解锁；所述提前释放写锁请求由参与者在将本事务更新操作的日志写入日志缓冲区成功后发送。
阶段提交分布式事务更新数据库实现方法装置

[实用新型]单片微机存储总线控制方式的数码管驱动电路-CN201120178338.8有效
发明人：白云 -专利权人：深圳市格莱德科技有限公司
申请日： 2011-05-30 - 公布日： 2012-07-04 - 主分类号： G09G3/14 文献下载
摘要：本实用新型公开了一种单片微机存储总线控制方式的数码管驱动电路，包括单片微机、锁存器、数码管等结构，它利用两路锁存器，通过单片微机的外接存储器扩展接口控制这两路锁存器将单片微机一个写周期内地址信号和数据信号分别锁存，锁存后的地址信号和数据信号分别同时作用于数码管公共控制端和段位输入端，从而实现单片微机通过写外部存储器的方式控制数码管显示。本实用新型控制电路接口简单，占用单片微机资源少，可扩展性强，软件实现简单，通过单片微机写存储器指令即可完成对相对应的数码管显示控制，整个电路实现简单，极大降低了成本。
单片微机存储总线控制方式数码管驱动电路

[实用新型]单片微机存储总线控制方式的数码管驱动电路-CN200820091551.3无效
发明人：江勇;廖慎勤 -专利权人：江勇
申请日： 2008-01-07 - 公布日： 2008-12-10 - 主分类号： G09G3/14 文献下载
摘要：本实用新型公开了一种单片微机存储总线控制方式的数码管驱动电路，包括单片微机、锁存器、数码管等结构，它利用两路锁存器，通过单片微机的外接存储器扩展接口控制这两路锁存器将单片微机一个写周期内地址信号和数据信号分别锁存，锁存后的地址信号和数据信号分别同时作用于数码管公共控制端和段位输入端，从而实现单片微机通过写外部存储器的方式控制数码管显示。本实用新型控制电路接口简单，占用单片微机资源少，可扩展性强，软件实现简单，通过单片微机写存储器指令即可完成对相对应的数码管显示控制，整个电路实现简单，极大降低了成本。
单片微机存储总线控制方式数码管驱动电路

[发明专利]用于执行突发写操作的同步存储器装置和控制方法-CN200880025232.5有效
发明人：永井贤治 -专利权人：斯班逊有限公司
申请日： 2008-07-21 - 公布日： 2010-06-23 - 主分类号： G11C7/10 文献下载
摘要：用于执行突发写操作的同步存储器设备和控制方法。在一个实施例中，用于控制突发写操作的同步存储器设备包括用于与和突发写操作相关的时钟信号同步地缓冲请求退出突发写操作的第一控制信号的第一缓冲电路，及用于响应第一缓冲电路转发的第一控制信号执行复位的锁存电路，其中复位触发了从突发写操作中退出。
用于执行突发操作同步存储器装置控制方法

[发明专利]一种存储文件管理方法及装置-CN201510660798.7有效
发明人：李雪生;张延良 -专利权人：浪潮（北京）电子信息产业有限公司
申请日： 2015-10-14 - 公布日： 2018-10-30 - 主分类号： G06F3/06 文献下载
摘要：本发明公开了一种存储文件管理方法及装置，包括：接收访问请求，确定发送访问请求的客户端为目标客户端，其中，访问请求包括读操作请求和写操作请求；确定访问请求在存储文件中对应的数据段为目标数据段，判断目标数据段是否为具有分段锁的数据段，具有分段锁的数据段为正在被其他客户端进行写操作的数据段；如果是，则阻塞目标客户端的访问请求，如果否，则判断访问请求的类型，如果访问请求为写操作请求，则确定目标数据段为具有分段锁的数据段，并允许目标客户端对目标数据段进行写操作由此，使得其他客户端无法对正在被执行写操作的数据段进行访问，提高了读数据性能。
一种存储文件管理方法装置

[发明专利]采用8T高性能单端口位单元的高性能双端口SRAM架构-CN201310128640.6有效
发明人： M·C·乔希;P·K·热娜;L·V·霍兰 -专利权人：德克萨斯仪器股份有限公司
申请日： 2013-02-22 - 公布日： 2017-09-22 - 主分类号： G11C11/413 文献下载
摘要：一种8T存储位单元(90)，其接收时钟信号(42)，读地址信号(40)和写地址信号(48)。读地址锁存/时钟电路(44)接收时钟信号(42)和读地址信号(40)，且在第一时钟周期状态(104)期间开始读操作。写地址触发/时钟电路(50’)接收时钟信号(42)和写地址信号(48)，且在第二时钟周期状态(110)期间开始写操作。读地址锁存/时钟电路(44)在第二时钟周期状态(106)期间开始读字线预充电操作，并在第一时钟周期状态(108)期间开始写字线预充电操作。写地址触发/时钟电路(50’)还包括自由自定时器(1oose self‑timer)(154)，如果超过预定时间后时钟信号(142)还在持续，该自由自定时器结束写周期。
采用性能端口单元 sarm 架构

[发明专利]一种多读单写片内存储器-CN201210015346.X有效
发明人：妙维;吴南健 -专利权人：中国科学院半导体研究所
申请日： 2012-01-17 - 公布日： 2012-07-25 - 主分类号： G11C7/22 文献下载
摘要：本发明公开了一种多读单写片内存储器，包括一个写地址译码器、d(d＞1)个门控时钟逻辑电路、第一级d个主锁存器、n个d输入级间传输电路、第二级n个从锁存器、读数据输出通路、以及一个读地址译码及相同地址判断模块，其中，如果所述第一级d个主锁存器为负锁存器，则所述第二级n个从锁存器为正锁存器；如果所述第一级d个主锁存器为正锁存器，则所述第二级n个从锁存器为负锁存器。利用本发明，实现了接近锁存器的存储单元面积，同时保持寄存器文件的读写特点，即任一读端口可以和写端口在同一个时钟周期内访问同一个存储单元。
一种多读单写片内存储器

[发明专利]一种SSD混合读写的方法、装置、设备及存储介质-CN201910016888.0有效
发明人：苗森 -专利权人：郑州云海信息技术有限公司
申请日： 2019-01-08 - 公布日： 2022-02-18 - 主分类号： G06F3/06 文献下载
摘要：本申请公开了一种SSD混合读写的方法、装置、设备及存储介质，该方法包括：接收到写请求时，通过锁管理器进行加锁处理；接收到读请求时，向锁管理器申请锁，当申请到锁时进行读操作，当申请不到锁时挂到待处理列表上本申请采用专门的锁管理器进行读写锁的管理，可以实现IO过程中的读写加解锁，保证混合读写中写的原子性，并保证混合读写时的数据正确性，另外由于使用专门的锁管理器进行管理，能够降低IO延迟。
一种 ssd 混合读写方法装置设备存储介质

[发明专利]写入转换电路和存储器-CN202310357951.3有效
发明人：王佳 -专利权人：长鑫存储技术有限公司
申请日： 2023-04-06 - 公布日： 2023-08-22 - 主分类号： G11C11/4096 文献下载
摘要：本公开提供一种写入转换电路和存储器，包括第一锁存电路，第一锁存电路设有第一输入端、第二输入端、第三输入端、控制端和输出端。第一锁存电路的第一输入端接收第一数据，第一锁存电路的第二输入端接收第一输入信号，第一输入信号是基于第二数据生成的，第一锁存电路的第三输入端接收第一标识信号的反相信号，第一锁存电路的控制端接收第二标识信号第一锁存电路在输出端输出第一数据或者第二数据。其中，第一标识信号为压缩写模式的标识信号；第二标识信号和第一标识信号共同确定第一锁存电路的数据写模式，数据写模式包括压缩写模式和正常写模式。
写入转换电路存储器

[发明专利]数据操作方法、电子设备及存储介质-CN201911398977.2在审
发明人：蔺翔 -专利权人：咪咕文化科技有限公司;中国移动通信集团有限公司
申请日： 2019-12-30 - 公布日： 2020-05-15 - 主分类号： G06F9/455 文献下载
摘要：本发明实施例提供了一种数据操作方法、电子设备及存储介质，在对COW容器中的操作对象进行写操作时，采用乐观锁机制实现，可以提高COW容器的写操作性能。在写操作后生成与写操作对应的临时快照版本，并将原始版本与临时快照版本均存储至COW容器的临时快照版本空间，不仅可以保证写操作的快速执行，还可以保证每次写操作的记录均被存储下来，便于后续对COW容器中的操作对象进行读操作
数据操作方法电子设备存储介质

[发明专利]写操作不需要位线辅助的SRAM单元读写操作方法-CN201911362552.6在审
发明人：吴浩 -专利权人：苏州腾芯微电子有限公司
申请日： 2019-12-26 - 公布日： 2020-04-28 - 主分类号： G11C11/419 文献下载
摘要：本发明公开了一种写操作不需要位线辅助的SRAM单元读写操作方法，对数据锁存器写0时，第一字线控制第一传输管导通，第二字线控制第二传输管关断，第三字线控制第三传输管导通；对数据锁存器写1时，第一字线控制第一传输管关断，第二字线控制第二传输管导通，第三字线控制第三传输管导通；读取数据锁存器中的数据时，第一字线控制第一传输管关断，第二字线控制第二传输管关断，第三字线控制第四传输管导通，且位线初始设置为高电平。本发明对数据锁存器进行写操作时，可不需要位线的辅助。
操作不需要辅助 sram 单元读写操作方法