“低密度奇偶校验”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果371157个，建议您升级VIP下载更多相关专利

[发明专利]低密度奇偶校验码纠错译码方法及装置-CN202310265578.9在审
发明人：万春勇;骆政墨 -专利权人：陕西中安数联信息技术有限公司
申请日： 2023-03-20 - 公布日： 2023-06-23 - 主分类号： H03M13/11 文献下载
摘要：本发明提供了一种低密度奇偶校验码纠错译码方法及装置，其中，该方法包括：通过读取闪存系统中的数据比特与校验比特，并将数据比特与校验比特构成判决向量；利用低密度奇偶校验码的校验矩阵校验判决向量，并根据校验结果判断是否对判决向量进行迭代纠错；以及校验结果不通过时，迭代纠错判决向量，直至判决向量通过校验或者达到预先设定的最大迭代次数。
密度奇偶校验码纠错译码方法装置

[发明专利]解码方法、存储器储存装置与非易失性存储器模块-CN201310406492.X有效
发明人：严绍维;林玉祥;林纬;赖国欣;郑国义 -专利权人：群联电子股份有限公司
申请日： 2013-09-09 - 公布日： 2017-07-28 - 主分类号： G06F11/10 文献下载
摘要：此方法包括；根据一读取电压从可复写式非易失性存储器模块中读取多个比特；对比特执行低密度奇偶校验算法的奇偶校验以取得校验子，其中每一个比特是对应至至少一个校验子；根据校验子判断比特是否具有错误；若比特具有错误，根据每一个比特所对应的校验子来取得每一个比特的校验权重；根据每一个比特的校验权重来取得每一个比特的初始值；以及，根据初始值对这些比特执行低密度奇偶校验算法的第一迭代解码。
解码方法存储器储存装置非易失性存储器模块

[发明专利]具有高度可变节点的低密度奇偶校验码的译码-CN202111178849.4在审
发明人：许迈克;段宏伟;哈曼·巴蒂亚 -专利权人：爱思开海力士有限公司
申请日： 2021-10-11 - 公布日： 2022-06-21 - 主分类号： G11C29/42 文献下载
摘要：本公开涉及具有高度可变节点的低密度奇偶校验码的译码。描述了用于改进译码器的译码操作的装置、系统和方法。示例方法包括：接收基于从低密度奇偶校验(LDPC)码生成的传输码字的噪声码字，LDPC码具有包括N列的相关联奇偶校验矩阵，其中奇偶校验矩阵的至少B列中的每一列具有超过预定列权重的列权重；基于消息传递算法来处理N列；并且基于该处理来确定传输码字的候选版本，其中处理N列中的每一列包括：对第一集合和第二集合执行读取操作、可变节点更新(VNU)操作和校验节点更新(CNU)操作，对至少B列中的每一列执行读取操作和CNU
具有高度可变节点密度奇偶校验码译码

[发明专利]LDPC多解码器架构-CN201280003336.2有效
发明人： N·瓦尼卡;G·伯德 -专利权人：马维尔国际贸易有限公司
申请日： 2012-01-11 - 公布日： 2016-11-09 - 主分类号： H03M13/37 文献下载
摘要：根据一个实施例，一种装置包括超奇偶校验矩阵。超矩阵与低密度奇偶校验(LDPC)码矩阵的至少一部分相对应。超奇偶校验矩阵耦合到高吞吐量LDPC解码器和低吞吐量LDPC解码器。超奇偶校验矩阵包括n个奇偶校验矩阵。奇偶校验矩阵包括与x个校验节点处理单元相对应的x行和与y个位节点处理单元相对应的y列。因此，超奇偶校验矩阵包括与nx个校验节点处理单元相对应的nx行和与ny个位节点处理单元相对应的ny列。选择数目n、x和y从而使得高吞吐量解码器能够在单个时间单位中处理与超奇偶校验矩阵对应的ny个码字位并且低吞吐量解码器能够在单个时间单位中处理与超奇偶校验矩阵相对应的y个码字位。
ldpc 解码器架构

[发明专利]数据处理设备和数据处理方法-CN200880122984.3有效
发明人：横川峰志;山本真纪子 -专利权人：索尼公司
申请日： 2008-11-26 - 公布日： 2010-12-08 - 主分类号： H03M13/19 文献下载
摘要：LDPC编码部21根据奇偶校验矩阵执行LDPC编码并输出LDPC码，其中在奇偶校验矩阵中作为对应于LDPC(低密度奇偶校验)码的奇偶位的部分的奇偶矩阵具有阶梯结构。奇偶交织器23执行如下奇偶交织：将从LDPC编码部21输出的LDPC码的奇偶位交织到其他奇偶位的位置。本发明可以应用于例如发送LDPC码的发送设备。
数据处理设备方法

[发明专利]对可变大小分组进行LDPC编码和译码-CN201210394025.5有效
发明人： A·汉德卡尔;T·理查森 -专利权人：高通股份有限公司
申请日： 2008-01-24 - 公布日： 2017-06-23 - 主分类号： H03M13/11 文献下载
摘要：本文描述了用于支持低密度奇偶校验（LDPC）编码和译码的技术。根据一个方面，可采用具有不同维度的一组基本奇偶校验矩阵和由2的不同次幂组成的一组提升值来支持对具有可变大小的分组进行LDPC编码和译码。维度为mB×nB的基本奇偶校验矩阵G可用于对具有kB＝nB‑mB个信息比特的分组进行编码，以获取具有nB个编码比特的码字。可采用提升值L来“提升”该基本奇偶校验矩阵，以获取经过提升的维度为L·mB×L·nB的奇偶校验矩阵H。经过提升的奇偶校验矩阵可用于对具有多至L·kB个信息比特的分组进行编码，以获取具有L·nB个编码比特的码字。采用这样一组基本奇偶校验矩阵和一组提升值可以支持各种分组大小。
可变大小分组进行 ldpc 编码译码

[发明专利]奇偶校验比特的生成、发送、接收装置及发送、接收方法-CN201410220157.5有效
发明人：村上丰;古贺久雄;儿玉宣贵 -专利权人：松下电器产业株式会社
申请日： 2010-02-19 - 公布日： 2017-10-27 - 主分类号： H03M13/03 文献下载
摘要：本发明提供了一种发送装置、发送方法、奇偶校验比特生成装置、接收装置、接收方法以及解码信号生成装置。所述发送装置包括决定单元，对每个所述信息序列的序列长的规定范围，决定用所述已知信息生成的第1奇偶校验序列的序列长，决定的所述第1奇偶校验序列的序列长对于每个所述信息序列的序列长的规定范围具有不同的序列长；计算单元，基于决定的所述第1奇偶校验序列的序列长，将所述已知信息附加到所述信息序列，通过使用所述低密度奇偶校验卷积码编码运算生成对于所述信息序列以及所述附加信息的所述奇偶校验比特；发送单元，发送对所述信息序列以及所述奇偶校验比特追加了所述信息序列的序列长的值的发送信号
奇偶校验比特生成发送接收装置方法

[发明专利]用于存储器子系统的具有低奇偶校验成本的双层代码-CN202080040143.9在审
发明人： S·苏巴劳;J·菲兹帕特里克 -专利权人：美光科技公司
申请日： 2020-06-11 - 公布日： 2022-02-22 - 主分类号： G11C29/42 文献下载
摘要：举例来说，使用所述纠错码(例如，低密度奇偶校验(LDPC)码)对预定大小的数据单元进行单独编码以生成第一层的奇偶校验数据。使用所述纠删码来对所述数据单元内的符号进行交叉编码。根据所述纠删码计算出第二层的奇偶校验符号。还可使用所述纠错码对具有等于所述预定大小的总大小的奇偶校验符号集合进行编码以生成所述奇偶校验符号的奇偶校验数据。
用于存储器子系统具有奇偶校验成本双层代码

[发明专利]发送器及其用于产生附加奇偶校验的方法-CN201680025625.0有效
发明人：郑鸿实;金庆中;明世澔 -专利权人：三星电子株式会社
申请日： 2016-03-02 - 公布日： 2022-11-11 - 主分类号： H03M13/00 文献下载
摘要：所述发送器包括：低密度奇偶校验(LDPC)编码器，被配置为对输入比特进行编码以产生将在当前帧中被发送到接收器的包括输入比特和奇偶校验比特的LDPC码字；重复器，被配置为在LDPC码字中使LDPC码字中的LDPC码字的至少一些比特重复，使得被重复的比特将在当前帧中被发送；删截器，被配置为删截奇偶校验比特中的一些奇偶校验比特；以及附加奇偶校验产生器，被配置为选择包括被重复的比特的LDPC码字中的至少一些比特，并且产生将在当前帧的先前帧中被发送的附加奇偶校验比特。
发送及其用于产生附加奇偶校验方法

[发明专利]使用行正交结构的LDPC码传输方法以及用于此的设备-CN201880002810.7在审
发明人：辛钟雄;金奉会;金镇佑;边日茂 -专利权人： LG电子株式会社
申请日： 2018-02-05 - 公布日： 2019-03-15 - 主分类号： H03M13/11 文献下载
摘要：根据本发明实施例的一种用于编码准循环低密度奇偶校验(LDPC)码的方法可以包括步骤：生成包括高比率码矩阵和单奇偶校验码矩阵的多边LDPC码矩阵；并且使用所述多边LDPC码矩阵对信号进行编码，其中所述单奇偶校验码矩阵通过将具有非行正交结构矩阵的第一矩阵和具有纯行正交结构的第二矩阵进行级联而形成
矩阵正交结构奇偶校验码准循环低密度奇偶校验高比率级联传输

[发明专利]发送设备-CN201680025662.1有效
发明人：明世澔;金庆中;郑鸿实 -专利权人：三星电子株式会社
申请日： 2016-03-02 - 公布日： 2020-09-04 - 主分类号： H04L1/00 文献下载
摘要：所述发送器包括：低密度奇偶校验(LDPC)编码器，被配置为对输入比特进行编码以产生奇偶校验比特；奇偶校验置换器，对包括奇偶校验比特的多个比特组进行按组交织；删截器，被配置为选择在经过按组交织的比特组中的奇偶校验比特中的一些奇偶校验比特，并删截选择的奇偶校验比特，其中，奇偶校验置换器对所述多个比特组进行按组交织，使得在按组交织之前位于所述多个比特组中的预定位置的所述多个比特组中的一些比特组在按组交织之后被顺序地布置，并且在按组交织之前的所述多个比特组中的剩余比特组在按组交织之后被无序地布置，使得删截器顺序地选择包括在所述多个比特组中的所述一些比特组中的奇偶校验比特，并无序地选择包括在所述多个比特组中的所述剩余比特组中的奇偶校验比特。
发送设备

[发明专利]一种低密度奇偶校验码提前结束迭代译码的方法-CN200910080061.2有效
发明人：李春阳;黑勇;郭琨 -专利权人：中国科学院微电子研究所
申请日： 2009-03-18 - 公布日： 2010-09-22 - 主分类号： H03M13/11 文献下载
摘要：本发明公开了一种低密度奇偶校验码提前结束迭代译码的方法，该方法包括：在低密度奇偶校验码迭代译码时，每次迭代过程中计算校验矩阵中非零元素的个数Ni；根据本次和上一次迭代过程中校验矩阵的非零元素个数计算每次迭代使校验矩阵中非零元素数目的减少量利用本发明，有效降低了低密度奇偶校验码提前结束迭代准则的复杂度，并在较小的性能损失情况下大大降低平均迭代次数，有利于硬件实现。
一种密度奇偶校验码提前结束译码方法

[发明专利]低密度奇偶校验码的混叠译码方法及多核协同混叠译码器-CN201410112876.5有效
发明人：殷柳国;林柏洪;李琪;陆建华 -专利权人：清华大学
申请日： 2014-03-24 - 公布日： 2017-01-11 - 主分类号： H03M13/11 文献下载
摘要：本发明涉及一种低密度奇偶校验码的混叠译码方法及多核协同混叠译码器，属于无线通信领域。本发明的混叠译码方法中，变量节点译码和校验节点译码同时进行，完成低密度奇偶校验码的译码。本发明的多核协同混叠译码器，采用混叠译码方法，引入循环总线，使循环总线上的变量节点运算单元组、变量节点输出信息储存单元、校验节点运算单元组及校验节点输出信息储存单元四个模块同时工作，实现多核协同混叠译码本发明的译码方法和译码器，提高了译码器的吞吐率和硬件逻辑使用效率；而译码器中循环总线的引入，实现多核协同译码，降低硬件逻辑单元和内存块数的消耗，十分有利于高速低资源消耗的低密度奇偶校验码的译码器开发。
密度奇偶校验码译码方法多核协同译码器

[发明专利]解码低密度奇偶校验码的方法、解码器及存储器系统-CN201811397209.0有效
发明人：李明奎;金宰弘;李起准;孔骏镇;孙弘乐;林世镇;黄映竣 -专利权人：三星电子株式会社
申请日： 2018-11-22 - 公布日： 2023-08-29 - 主分类号： H03M13/11 文献下载
摘要：本公开提供了解码低密度奇偶校验码的方法、解码器及存储器系统。一种解码低密度奇偶校验(LDPC)码的方法，包括：将LDPC码的奇偶校验矩阵划分为多个子块。
解码密度奇偶校验码方法解码器存储器系统

[发明专利]用于对低密度奇偶校验码编码的方法-CN200480021785.5有效
发明人：柳南烈;金闵龟 -专利权人：三星电子株式会社
申请日： 2004-10-14 - 公布日： 2006-09-06 - 主分类号： H03M13/11 文献下载
摘要：一种用于对低密度奇偶校验(LDPC)码编码的设备和方法。用于生成由信息部分矩阵和奇偶部分矩阵形成的低密度奇偶校验码的方法包括以下步骤：将信息部分矩阵转换为阵列码结构，并对每个子矩阵列分配等级序列；扩展与奇偶部分矩阵相对应的双对角线矩阵，使得对角线之间的偏移值具有随机值；提升正规化的双对角线矩阵；对于提升的正规化双对角线矩阵的每个子矩阵确定用于循环列移位的偏移值；以及确定与奇偶部分矩阵的列相对应的奇偶码元。
用于密度奇偶校验码编码方法

首页
«上一页
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
下一页»
尾页
共 100000 条