“低密度奇偶校验”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果371157个，建议您升级VIP下载更多相关专利

[发明专利]基于节点存储器的低密度奇偶校验解码装置和方法-CN200710128883.4有效
发明人：文骏;裵雪基;尹淳暎 -专利权人：三星电子株式会社
申请日： 2007-02-02 - 公布日： 2007-11-28 - 主分类号： H03M13/11 文献下载
摘要：提供了一种用于在通信系统中解码低密度奇偶校验(LDPC)码的装置。在该LDPC解码装置中，边存储器，用于存储通过边在变量节点和校验节点之间传递的消息。校验节点存储器，用于存储节点值。节点处理器，用于利用存储在节点存储器和边存储器的至少一个中的信息来执行节点处理操作，在节点存储器中存储通过执行所述节点处理操作产生的校验节点值，以及在边存储器中存储通过执行所述节点处理操作而产生的消息。奇偶校验验证器，用于对来自节点存储器的输出进行奇偶校验。控制器，用于提供用于控制节点处理器的控制信号。
基于节点存储器密度奇偶校验解码装置方法

[发明专利]准循环低密度奇偶校验码解码器及解码方法-CN200810043165.1有效
发明人：焦金良;龚莹莹;刘庆;陈小元 -专利权人：上海明波通信技术有限公司
申请日： 2008-03-10 - 公布日： 2009-09-16 - 主分类号： H04L1/00 文献下载
摘要：本发明公开了一种准循环低密度奇偶校验码解码器，包括：初始化单元，接收来自通信信道的码字信息的对数似然比；译码单元，根据消息传递规则计算临近变量节点和校验节点之间的更新信息；译码收敛判决单元，根据每次迭代后的变量节点更新信息的收敛性或到达预定的最大迭代次数来判断译码结束本发明还公开了一种准循环低密度奇偶校验码的解码方法，包括对校验矩阵H中的每一个非零位置初始化，迭代过程，尝试判决。本发明可以加快解码的收敛速度，降低量化带来的性能损失及减小解码器实现的复杂度。
循环密度奇偶校验码解码器解码方法

[发明专利]准循环低密度奇偶校验码译码器及译码方法-CN201010523506.2无效
发明人：莫海锋;朱从义;贾宗铭;张耀辉 -专利权人：记忆科技(深圳)有限公司
申请日： 2010-10-27 - 公布日： 2011-04-06 - 主分类号： G11C29/42 文献下载
摘要：本发明公开了一种准循环低密度奇偶校验码译码器，所述译码器包括：校验节点处理模块，用于迭代信息的传递和更新以及对待译码数据的校验节点进行计算并更新；变量节点处理模块，用于对待译码数据的变量节点进行计算和更新本发明相应提供一种准循环低密度奇偶校验码译码方法。借此，本发明能在纠错完成时，控制结束伴随式计算以及节点更新，降低不必要的时钟周期浪费，从而提高了译码速度。
循环密度奇偶校验码译码器译码方法

[发明专利]通信方法及通信装置-CN201911298655.0在审
发明人： P·克伦纳尔;F·赫尔曼;木村知弘 -专利权人：松下电器产业株式会社
申请日： 2015-05-19 - 公布日： 2020-04-21 - 主分类号： H03M13/27 文献下载
摘要：有关本发明的一形态的通信方法及通信装置，对基于包括重复累积准循环低密度奇偶校验码的准循环奇偶校验码生成的代码字，执行将该代码字内的循环块的排列改变的循环块置换，将被执行循环块置换后的代码字的各比特向非均匀星座的星座点映射
通信方法装置

[发明专利]速率兼容的截短的准循环低密度奇偶校验（LDPC）码-CN200580033624.2有效
发明人： B·夏 -专利权人：英特尔公司
申请日： 2005-11-14 - 公布日： 2007-09-12 - 主分类号： H03M13/11 文献下载
摘要：本发明的一个实施例提供一种包括收发器的装置，该收发器能使用统一基矩阵定义编码和解码用于可变编码率和大小的统一的准循环低密度奇偶校验(QC－LDPC)码结构。QC－LDPC码形成其奇偶校验矩阵包括置换或移位单位矩阵的特定类结构化LDPC码。该统一的基矩阵可以是多个方矩阵的级联，并且对速率(r－1)/r的基矩阵可以是，r＝2，3，…，R。
速率兼容循环密度奇偶校验 ldpc

[发明专利]一种信号传输的方法、发射端及接收端-CN201680085716.3在审
发明人：马亮;魏岳军 -专利权人：华为技术有限公司
申请日： 2016-06-14 - 公布日： 2019-01-04 - 主分类号： H03M13/11 文献下载
摘要：本发明实施例涉及一种信号传输的方法、发射端及接收端，所述方法包括：根据第二码字的码率以及第二矩阵对信息序列进行低密度奇偶校验码LDPC编码得到第二码字；将第二码字发送至接收端；其中，第二矩阵为将信息序列对应的母矩阵进行至少一次行合并运算后，并删除至少一列校验位得到的。在本发明中，对LDPC码对应的校验矩阵进行打孔可以提高发送码字码率，当打孔导致性能下降较多时，进行行合并运算，删除一部分校验位以获得高码率。或者，通过对LDPC码对应的校验矩阵进行扩展和行分裂运算增加校验位的码字，从而实现降低码率。通过上述方法，可以灵活的调节低密度奇偶校验码的码率，在较大范围内构造速率灵活可变的LDPC码。
码率接收端校验位码字运算低密度奇偶校验码矩阵校验矩阵信号传输信息序列打孔发射端行合并删除码字发送性能下降可变的灵活的母矩阵字码发送分裂灵活

[发明专利]一种结构化低密度校验码的编码方法-CN200710176249.8无效
发明人：吴湛击;欧阳子月;王文博;郑辰;雷旭;胡炜 -专利权人：北京邮电大学;普天信息技术研究院有限公司
申请日： 2007-10-23 - 公布日： 2008-03-12 - 主分类号： H03M13/11 文献下载
摘要：一种结构化的低密度奇偶校验码的编码方法，是先根据码率和码长要求，确定需要构造的基础矩阵H_b的行数m_b和列数n_b，并采用密度演化算法确定基础矩阵>b进行存储处理；再对基础矩阵H_b进行修正，得到修正变换后的基础矩阵H_b′，使该修正后的基础矩阵H_b′中的所有元素值都小于低密度校验码的扩展因子z；再对修正后的基础矩阵H_b′进行扩展，得到实际编码时使用的(m_b×z)行(n_b×z)列的校验矩阵H；最后利用校验矩阵H对数据进行编码，得到结构化低密度奇偶校验码。该编码方法简单、实用，可得到多种码长、误帧率性能良好的低密度校验码，节省存储空间，减少编码复杂度。
一种结构密度校验码编码方法

[发明专利]低密度奇偶检查码译码器-CN201810804568.7有效
发明人：郭轩豪 -专利权人：慧荣科技股份有限公司
申请日： 2018-07-20 - 公布日： 2022-10-21 - 主分类号： H03M13/11 文献下载
摘要：本发明公开了一种用于低密度奇偶检查码译码器的方法和相关的低密度奇偶检查码译码器，所述方法包括：接收第一码字的特定数据部份；通过使用奇偶校验矩阵的多个校验方程式并根据所述特定数据部份来计算所述特定数据部份的翻转函式值，以计算所述特定数据部份的多个校验值；以及通过比较所述翻转函式值与一翻转临界值来决定是否翻转所述第一码字的所述特定数据部份；其中所述翻转临界值是已经基于较早于所述特定数据部份的多个先前的数据部份的多个对翻转函式值所被计算出的值本发明的方法相关的低密度奇偶检查码译码器能够大幅增进译码器的效能、降低/减少计算复杂度以及加速数值收敛。
密度奇偶检查译码器

[发明专利]奇偶校验矩阵产生方法、数据传输系统、编解码设备及其程序-CN200910118576.7有效
发明人：仙田裕三 -专利权人：日本电气株式会社
申请日： 2005-01-17 - 公布日： 2009-09-09 - 主分类号： H03M13/11 文献下载
摘要：公开了一种允许容易地产生可实现优越纠错特性的低密度奇偶校验码的方法。传输线编码器的处理器(50)从左侧的m行、k列子阵H1和右侧的m行、m列子阵H2来构造奇偶校验矩阵H。然后，处理器(50)结合子阵H1和子阵H2来产生奇偶校验矩阵H。
奇偶校验矩阵产生方法数据传输系统解码设备及其程序

[发明专利]速率为7/8的经穿孔QC-LDPC码-CN202080090643.3有效
发明人： T·J·理查德森;D·N·多恩;D·J·R·范尼;L·杨;B·田 -专利权人：高通股份有限公司
申请日： 2020-12-23 - 公布日： 2023-06-16 - 主分类号： H03M13/03 文献下载
摘要：系统比特可使用准循环低密度奇偶校验(QC‑LDPC)码来编码以产生LDPC码字。LDPC码字可包括数个(N个)码字比特，包括M个系统比特以及一个或多个奇偶校验比特。无线设备可以对数个(K个)码字比特(系统比特和/或奇偶校验比特)进一步穿孔以产生具有码率M/(N‑K)5/6(例如，M/(N‑K)＝7/8)的经穿孔码字。
速率穿孔 qc ldpc

[发明专利]一种算法复杂度低的准循环LDPC码的构造方法-CN200710041503.3无效
发明人：王江;张建秋 -专利权人：复旦大学
申请日： 2007-05-31 - 公布日： 2007-11-14 - 主分类号： H03M13/11 文献下载
摘要：本发明属于通信技术领域，具体为一种计算复杂度低的准循环低密度奇偶校验码(QC－LDPC)的构造方法。本方法包括2个步骤：1.构造QC－LDPC码奇偶校验矩阵的指数矩阵；2.通过指数扩展把指数矩阵变换成QC－LDPC码的奇偶校验矩阵H。
一种算法复杂度循环 ldpc 构造方法

[发明专利]解码LDPC编码信号的加速消息传递解码器和方法-CN200610058805.7无效
发明人：巴中·申;豪·西恩·特;凯利·布赖恩·卡梅伦 -专利权人：美国博通公司
申请日： 2006-02-27 - 公布日： 2006-08-30 - 主分类号： H03M13/11 文献下载
摘要：本发明公开了一种解码LDPC(低密度奇偶校验)编码信号的AMP(加速消息传递)解码器。本发明提出新的解码方法，可以对LDPC编码信号进行更有效、更快的解码且具有更低的计算复杂度。解码LDPC码奇偶校验矩阵高层子方阵时产生的软比特信息被用来对下面各层其它子方阵进行解码。所述方法允许对奇偶校验矩阵的列权值大于1(例如2或更大)的LDPC码进行解码，从而可以在不同的通信系统中对所使用的LDPC码进行更广泛的选择。
解码 ldpc 编码信号加速消息传递解码器方法

[发明专利]奇偶校验矩阵产生方法、数据传输系统、编解码设备及其程序-CN200580002817.1有效
发明人：仙田裕三 -专利权人：日本电气株式会社
申请日： 2005-01-17 - 公布日： 2007-02-07 - 主分类号： H03M13/19 文献下载
摘要：公开了一种允许容易地产生可实现优越纠错特性的低密度奇偶校验码的方法。传输线编码器的处理器(50)从左侧的m行、k列子阵H1和右侧的m行、m列子阵H2来构造奇偶校验矩阵H。然后，处理器(50)结合子阵H1和子阵H2来产生奇偶校验矩阵H。
奇偶校验矩阵产生方法数据传输系统解码设备及其程序

[发明专利]用于低密度奇偶校验解码器的节点信息存储方法和系统-CN200980123073.7无效
发明人：胡建豪;温弘;李定;李峰 -专利权人： NXP股份有限公司
申请日： 2009-06-18 - 公布日： 2011-05-18 - 主分类号： H03M13/11 文献下载
摘要：一种用于接收与低密度奇偶校验(LDPC)码相关联的信号的接收机。该接收机包括存储器设备、地址生成器、和LDPC解码器。LDPC解码器包括行指示器和位置指示器。行指示器将奇偶校验矩阵中的行指示为父行，并将奇偶校验矩阵中的多个相应的行指示为子行。位置指示器根据父行中每个父非零元素的实际位置顺序，指示父行的每个父非零元素的原始位置顺序。
用于密度奇偶校验解码器节点信息存储方法系统

[发明专利]译码方法、装置、电子设备和存储介质-CN202211626841.4在审
发明人：刘蓓;粟欣;马良丝;许希斌 -专利权人：清华大学
申请日： 2022-12-16 - 公布日： 2023-03-21 - 主分类号： H03M13/11 文献下载
摘要：本公开涉及一种译码方法、装置、电子设备和存储介质，确定低密度奇偶校验码的编码信息，以及包括顺序连接的输入层、t个隐藏模块和输出层的译码神经网络，每个隐藏模块中包括顺序连接的校验隐藏层和变量隐藏层，第i个隐藏模块中的变量隐藏层与第i‑1个隐藏模块中的校验隐藏层连接，第i个隐藏模块中的校验隐藏层与第i‑2个隐藏模块中的变量隐藏层连接，输出层与第t个隐藏模块中的校验隐藏层连接。将编码信息输入译码神经网络中进行解码，输出对应的低密度奇偶校验码的解码信息。
译码方法装置电子设备存储介质