“乱序处理器”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果11194927个，建议您升级VIP下载更多相关专利

[实用新型]用于调度乱序队列和判断队列取消项的乱序处理器-CN202022585378.6有效
发明人：郇丹丹 -专利权人：北京微核芯科技有限公司
申请日： 2020-11-10 - 公布日： 2021-06-18 - 主分类号： G06F9/305 文献下载
摘要：本实用新型公开了一种用于调度乱序队列和判断队列取消项的乱序处理器，包括：指令分配电路；分别与分配电路相连用于记录乱序处理器中所有指令的寄存器和乱序队列；分别与寄存器和乱序队列相连的仲裁电路，仲裁电路用于乱序处理器的乱序队列中指令的年龄信息的大小比较，以判断得到指令年龄的新老，在调度乱序队列时，选择队列中有效且年龄最老的指令进行执行；在判断队列取消项时，选择队列中引起取消的指令及比引起取消的指令的年龄新的指令进行取消。该乱序处理器可以提高调度以及队列取消项判断的可靠性，降低判断复杂度，减小判断延时，并具有低功耗和面积小的特点。
用于调度队列判断取消处理器

[发明专利]机器指令预处理方法、电子设备及计算机可读存储介质-CN202210234826.9有效
发明人：王大岁;孙伟 -专利权人：上海聪链信息科技有限公司
申请日： 2022-03-11 - 公布日： 2022-06-21 - 主分类号： G06F9/38 文献下载
摘要：本发明提供一种机器指令预处理方法、电子设备及计算机可读存储介质，本发明从软件层面实现机器指令的乱序，不需要添加硬件乱序模块，降低了处理器的研发时间和人力成本，指令乱序完成后再根据处理器的执行周期，依次将乱序后每一行的指令发送给处理器，可以大大提高处理器执行机器指令的效率，并且同样适用于小型、低成本的处理器。
机器指令预处理方法电子设备计算机可读存储介质

[发明专利]乱序执行微处理器及提升效能的方法、执行方法-CN201010112024.8有效
发明人：吉拉德·M·卡尔;罗德尼·E·虎克;泰瑞·派克斯 -专利权人：威盛电子股份有限公司
申请日： 2010-02-05 - 公布日： 2010-07-14 - 主分类号： G06F9/38 文献下载
摘要：本发明提供一种乱序执行微处理器及提升效能的方法、执行方法，该乱序执行微处理器用以执行指示乱序执行微处理器将一新值载入至乱序执行微处理器的一区段暂存器的一区段暂存器载入指令。该乱序执行微处理器包括一执行单元，该执行单元至少包括一比较器，用以比较新值与区段暂存器的一目前值，当新值不等于目前值时，利用新值重新执行在微处理器中所有以目前值作为一来源运算元且程序顺序较新于区段暂存器载入指令的程序顺序的第一指令，其中该区段暂存器为一x86区段暂存器，且该新值描述一存储器区段。本发明可在一乱序执行超纯量管线微处理器上对效能、成本冲突提供良好的平衡。
执行微处理器提升效能方法

[发明专利]乱序处理器Cache缺失服务时间的评估方法-CN201810283271.0在审
发明人：凌明;申山;季柯丞;王芹;时龙兴 -专利权人：东南大学
申请日： 2018-04-02 - 公布日： 2018-07-31 - 主分类号： G06F17/50 文献下载
摘要：本发明公开了一种乱序处理器Cache缺失服务时间的评估方法，包括，通过输入指令流和微架构参数，量化缺失状态处理寄存器（MSHR）对于相同目标地址的访存请求合并所造成的有效服务时间的影响，构建乱序处理器Cache缺失服务时间的模型；通过构建的乱序处理器Cache缺失服务时间模型计算乱序处理器Cache缺失服务时间。
乱序处理器评估服务微架构构建目标地址请求合并缺失状态时间模型输入指令数学模型有效服务寄存器指令流量化

[发明专利]一种实时数据的乱序修复系统、方法及计算机设备-CN202210314616.0有效
发明人：顾敬潇;潘永高;黄胜 -专利权人：树根互联股份有限公司
申请日： 2022-03-29 - 公布日： 2022-06-28 - 主分类号： G06F9/54 文献下载
摘要：本申请提供一种实时数据的乱序修复系统、方法及计算机设备。该系统包括实时数据处理引擎、时序数据库、乱序回补任务提交器、批处理引擎和数据漏，实时数据处理引擎包括第一解码器、乱序侦测器和第一处理器，批处理引擎包括第二解码器和第二处理器。本申请可以识别参考数据序列中的乱序区间并删除乱序区间对应的乱序数据，得到第一数据序列并幂等写入数据漏。将时序数据库中乱序区间对应的原始数据解码为第二数据序列，并通过第二处理器幂等写入数据漏，使得数据漏基于第一数据序列和第二数据序列得到修复后的目标数据序列。本申请可以有效地侦测实时数据中是否存在乱序数据，并对乱序区间内的数据进行回补修复。
一种实时数据修复系统方法计算机设备

[发明专利]通过直接数据布置处理无线系统内乱序分段的方法及系统-CN200510083698.9有效
发明人：吉汉·卡若古;尤里·伊莱泽;詹姆士·D·贝内特 -专利权人：美国博通公司
申请日： 2005-06-30 - 公布日： 2006-11-15 - 主分类号： H04L29/06 文献下载
摘要：一种处理无线系统内乱序分段的方法及系统包括下列至少之一：将无线网络处理器接收的第一TCP分段放置于主机缓冲区内，在TCP序列数量与相应缓冲区地址间具有一个映射。确定无线网络处理器接收的第二TCP分段是否为有序TCP分段或乱序TCP分段中之一。如果所述第二接收的TCP分段为乱序TCP分段，则与至少所述第二TCP分段相关的控制信息被存储于所述无线网络处理器上。所述乱序TCP分段被放置于所述主机缓冲区的一部分内。
通过直接数据布置处理无线系统内乱分段方法

[发明专利]一种支持乱序的多端口寄存器组文件的实现方法-CN201910979228.2在审
发明人：杨旭光;林森;伍世聪 -专利权人：北京芯启科技有限公司
申请日： 2019-10-15 - 公布日： 2020-01-31 - 主分类号： G06F3/06 文献下载
摘要：本发明是一种支持乱序多端口寄存器组文件的实现方法，用于构成处理器微架构设计的基础，优化顺序或乱序架构的多发射多执行处理器对寄存器组文件的乱序多读多写问题。本发明所述寄存器组文件中包含一个特定的写选择控制器。本发明所述实现方法还包括一个特定的基于标识符的流水线控制机制。
寄存器组乱序处理器标识符流水线控制选择控制器多端口微架构架构发射优化

[发明专利]乱序处理器中乱序执行队列的调度方法和装置-CN202010784534.3有效
发明人：郇丹丹 -专利权人：北京微核芯科技有限公司
申请日： 2020-08-06 - 公布日： 2021-03-23 - 主分类号： G06F9/38 文献下载
摘要：本发明公开了一种乱序处理器中乱序执行队列的调度方法和装置，其中，方法包括以下步骤：构建与乱序执行队列同样项数的顺序维护队列，为进入乱序执行队列的指令和数据分配空项，其中，顺序维护队列包括标识id域；将多项的乱序执行队列各项依次编号，并通过顺序维护队列的id域记录乱序执行队列的id号；将指令进入顺序维护队列的尾指针tail对应的id号所指的乱序执行队列项；按照顺序维护队列给出的id号信息从乱序执行队列选出准备好的项的指令执行。本发明实施例可以用顺序维护队列维护乱序执行队列顺序，以提高调度效率，降低调度复杂度，实现低功耗、低延迟、节约面积，从而提高处理器性能，提高主频，降低功耗，降低成本。
处理器中乱序执行队列调度方法装置

[发明专利]一种用于实现浮点数乱序转换的协处理器-CN202111473279.1有效
发明人：欧艳凤;陈钦树;朱伏生;朱晓明 -专利权人：广东省新一代通信与网络创新研究院
申请日： 2021-12-06 - 公布日： 2022-02-22 - 主分类号： G06F7/483 文献下载
摘要：本发明公开了一种用于实现浮点数乱序转换的协处理器，协处理器包括：输入译码模块，用于获取浮点数操作指令，对所述浮点数操作指令进行译码生成浮点数信息和用于标记当前正在执行指令的指令令牌，根据所述浮点数信息匹配相应的功能子模块并将所述指令令牌传输至下述指令调度模块；多个功能子模块，用于根据所述浮点数信息乱序执行浮点数转换的操作生成浮点数转换结果；指令调度模块，用于存储所述输入译码模块发送的指令令牌线程顺序；输出译码模块，用于根据所述指令令牌线程顺序将所述浮点数转换结果输出由此，能够加快浮点转换转换处理速度，解决因协处理器乱序执行而造成的协处理器与通用处理器之间数据搬移不同步的问题。
一种用于实现浮点数乱序转换处理器

[发明专利]乱序处理器中乱序执行队列多指令的分配执行方法和装置-CN202111369022.1有效
发明人：李祖松;郇丹丹 -专利权人：北京微核芯科技有限公司
申请日： 2021-11-18 - 公布日： 2022-02-25 - 主分类号： G06F9/38 文献下载
摘要：本发明公开了一种乱序处理器中乱序执行队列多指令的分配执行方法和装置，包括：构建顺序维护队列为进入乱序执行队列的指令和数据分配空项，乱序执行队列包括func域，顺序维护队列包括标识id域和尾指针tail；将乱序执行队列编号，通过顺序维护队列id域记录乱序执行队列id号；将指令进入顺序维护队列tail对应id号所指的乱序执行队列项；按照顺序维护队列的id号信息，从乱序执行队列选取准备好的项；根据func域和本发明既满足oldest‑first策略，又满足多指令同时执行时所有FU能充分利用，以提高分配执行效率，从而提高处理器性能，降低功耗降低成本。
处理器中乱序执行队列指令分配方法装置

[实用新型]具有指令年龄比较功能的仲裁电路-CN202022585380.3有效
发明人：郇丹丹 -专利权人：北京微核芯科技有限公司
申请日： 2020-11-10 - 公布日： 2021-06-18 - 主分类号： G06F9/305 文献下载
摘要：本实用新型公开了一种具有指令年龄比较功能的仲裁电路，仲裁电路用于乱序处理器的乱序队列中指令的年龄信息的大小比较，包括：与用于记录乱序处理器中所有指令的寄存器队列地址相连的多个异或门，其中，异或门的一个输入端与寄存器队列地址前面增加的最高位相连，另一个输入端与寄存器队列的读指针增加的最高位相连，将异或后得到的地址作为指令的年龄信息；多个第一级比较器，每个第一级比较器的两个输入端分别与相邻的两个异或门的输出端相连，以比较两条指令的年龄信息，判断得到指令年龄的新老该仲裁电路可以降低判断复杂度，减小判断延时，提高乱序处理器的性能、降低功耗、节约面积。
具有指令年龄比较功能仲裁电路

[发明专利]拥有具有分布式结构的动态分派窗口的虚拟加载存储队列-CN201380043001.8有效
发明人： M·阿布达拉 -专利权人：英特尔公司
申请日： 2013-06-11 - 公布日： 2018-06-08 - 主分类号： G06F9/38 文献下载
摘要：一种乱序处理器。该处理器包括分布式加载队列和分布式存储队列，其在允许对加载和存储的跨多个核心和存储器片段的乱序分派的同时保持单个程序连续语义；其中该处理器超过加载/存储队列的实际物理大小限制来分配除加载和存储之外的其他指令
加载分派存储队列存储处理器队列指令存储器片段分布式存储分布式结构乱序处理器大小限制实际物理语义乱序虚拟分配

[实用新型]用于调度乱序队列的仲裁电路-CN202022585459.6有效
发明人：郇丹丹 -专利权人：北京微核芯科技有限公司
申请日： 2020-11-10 - 公布日： 2021-06-18 - 主分类号： G06F9/305 文献下载
摘要：本实用新型公开了一种用于调度乱序队列的仲裁电路，包括：与用于记录乱序处理器中所有指令的寄存器队列地址相连的多个异或门，其中，异或门的一个输入端与寄存器队列地址前面增加的最高位相连，另一个输入端与寄存器队列的读指针增加的最高位相连，将异或后得到的地址作为指令的年龄信息；与多个异或门相连的比较器组件，比较器组件用于根据指令的年龄信息判断得到指令年龄的新老；分别与乱序队列和比较器组件相连的调度部件，调度部件在调度乱序队列时，选择队列中有效且年龄最老的指令进行执行该仲裁电路可以提高调度的可靠性，降低判断复杂度，减小判断延时，提高乱序处理器的性能、降低功耗、节约面积。
用于调度队列仲裁电路

[发明专利]一种支持乱序多读写的寄存器组电路装置-CN202110272316.6在审
发明人：杨旭光 -专利权人：苏州芯启微电子科技有限公司
申请日： 2021-03-12 - 公布日： 2021-07-09 - 主分类号： G06F30/373 文献下载
摘要：本发明是一种支持乱序多读写寄存器组电路装置，包括：多端口乱序写选择控制器、多端口写选择阵列、写指令队列、寄存器组文件。本发明用于顺序或乱序的多发射多执行处理器，解决对寄存器组电路的乱序多读多写问题。本发明所述寄存器组文件中包含一个特定的写选择控制器，实现一种特定的基于标识符的流水线控制机制。
一种支持乱序多读写寄存器电路装置

[发明专利]乱序处理器中队列的队列项选择方法及装置-CN202310017030.2有效
发明人：李祖松;郇丹丹 -专利权人：北京微核芯科技有限公司
申请日： 2023-01-06 - 公布日： 2023-05-05 - 主分类号： G06F9/38 文献下载
摘要：本公开提供了一种乱序处理器中队列的队列项选择方法及装置，涉及处理器技术领域，方法包括：根据队列中各队列项的标签值，生成队列的掩码位向量；根据队列中各队列项是否满足可执行条件，生成队列的可执行位向量；根据掩码位向量和可执行位向量能够减少从队列中选择可执行队列项时的选择逻辑，降低选择的复杂度，从而减小选择的延时，有效提高乱序处理器的性能，并且降低功耗、节约面积，以解决因乱序队列中队列项选择的硬件处理过程复杂而导致的处理器性能差、
处理器队列选择方法装置

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
下一页»
尾页
共 100000 条