“乘法运算电路”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果1616074个，建议您升级VIP下载更多相关专利

[发明专利]乘法器、数据处理方法、芯片及电子设备-CN201811619301.7有效
发明人：不公告发明人 -专利权人：上海寒武纪信息科技有限公司
申请日： 2018-12-28 - 公布日： 2022-12-09 - 主分类号： G06F7/523 文献下载
摘要：本申请提供一种乘法器、数据处理方法、芯片及电子设备，该乘法器包括：乘法运算电路、寄存控制电路、寄存器电路、状态控制电路以及选择电路；或者所述乘法器包括：乘法运算电路和转数电路，上述乘法器可以对接收到的数据进行乘法运算得到运算结果，并根据运算结果得到目标运算结果，从而使得获得的运算结果的位宽，可以小于乘法器输入数据位宽的2倍，从而有效降低了乘法器对输入输出端口位宽的要求。
乘法器数据处理方法芯片电子设备

[发明专利]电压传感器诊断装置以及电压传感器诊断方法-CN201780092994.6有效
发明人：上野朝隆 -专利权人：日产自动车株式会社
申请日： 2017-07-18 - 公布日： 2022-03-11 - 主分类号： G01R19/165 文献下载
摘要：在该电压传感器诊断装置中，监控装置(3)具有主乘法运算电路(7)、副乘法运算电路(8)以及异常诊断电路(9)。对于主乘法运算电路(7)，输入电路电压作为监控电压[Vin]，作为电路电压的检测值，将信号输出而不使增益反转。对于副乘法运算电路(8)，输入电路电压作为监控电压[Vin]，作为电路电压的检测值，将相对于来自主乘法运算电路(7)的输出信号而使得增益反转后的信号输出。异常诊断电路(9)根据来自主乘法运算电路(7)的增益非反转输出信号(主乘法运算电路输出[Vout])和来自副乘法运算电路(8)的增益反转输出信号(副乘法运算电路输出[Vout])，对作为电压传感器的主乘法运算电路(7)和副乘法运算电路(8)的异常进行诊断。
电压传感器诊断装置以及方法

[发明专利]数据处理器、方法、芯片及电子设备-CN201910902845.2在审
发明人：不公告发明人 -专利权人：上海寒武纪信息科技有限公司
申请日： 2019-09-24 - 公布日： 2020-01-14 - 主分类号： G06F7/523 文献下载
摘要：本申请提供一种数据处理器、方法、芯片及电子设备，数据处理器包括第一乘法运算电路、第二乘法运算电路以及部分积交换电路，第一乘法运算电路的输出端与部分积交换电路的第一输入端连接，部分积交换电路的第一输出端与第二乘法运算电路的第一输入端连接，第二乘法运算电路的输出端与部分积交换电路的第二输入端连接，部分积交换电路的第二输出端与第一乘法运算电路的输入端连接，该数据处理器不仅能够实现乘法运算，还能够实现乘累加运算，从而提高了数据处理器的通用性；另外，该数据处理器并不需要对乘法运算结果再进行一次累加运算才能完成乘累加运算，仅通过一次运算过程就可以直接实现乘法运算或乘累加运算，从而降低了数据处理器的功耗。
乘法运算电路数据处理器交换电路输入端连接输出端乘累加运算乘法运算乘法运算结果电子设备一次累加次运算功耗运算芯片申请

[实用新型]数据处理器-CN201921590150.7有效
发明人：不公告发明人 -专利权人：上海寒武纪信息科技有限公司
申请日： 2019-09-24 - 公布日： 2020-01-31 - 主分类号： G06F7/50 文献下载
摘要：本申请提供一种数据处理器，数据处理器包括第一乘法运算电路、第二乘法运算电路以及部分积交换电路，第一乘法运算电路的输出端与部分积交换电路的第一输入端连接，部分积交换电路的第一输出端与第二乘法运算电路的第一输入端连接，第二乘法运算电路的输出端与部分积交换电路的第二输入端连接，部分积交换电路的第二输出端与第一乘法运算电路的输入端连接，该数据处理器不仅能够实现乘法运算，还能够实现乘累加运算，从而提高了数据处理器的通用性；另外，该数据处理器并不需要对乘法运算结果再进行一次累加运算才能完成乘累加运算，仅通过一次运算过程就可以直接实现乘法运算或乘累加运算，从而降低了数据处理器的功耗。
乘法运算电路数据处理器交换电路输入端连接输出端乘累加运算乘法运算乘法运算结果一次累加次运算功耗运算申请

[发明专利]一种基于CSA加法器的卷积运算方法和电路-CN201910779278.6有效
发明人：廖裕民;张义群 -专利权人：瑞芯微电子股份有限公司
申请日： 2019-08-22 - 公布日： 2022-10-25 - 主分类号： G06F17/15 文献下载
摘要：本发明公开了一种基于CSA加法器的卷积运算方法和电路，所述电路包括乘法运算单元、第一加法运算单元、补丁运算单元和第二加法运算单元；所述乘法运算单元包括多个乘法器；所述方法包括：乘法器获取第一乘数和第二乘数进行乘法运算，得到乘法运算结果；第一加法运算单元对各乘法器的乘法运算结果进行第一加法运算，得到加法中间值；补丁运算单元根据所述乘法运算结果生成与之对应的补丁信息；第二加法运算单元用于对各加法中间值以及各补丁信息执行第二加法操作，以得到卷积运算结果。上述方案先计算补丁信息后再最后加法运算时，将补丁信息一次性加回，大幅减少了电路消耗和算法难度，可以有效提升卷积运算的效率。
一种基于 csa 加法器卷积运算方法电路

[发明专利]一种三值理想通用压控忆阻器电路模型-CN202110895510.X在审
发明人：张章;许傲;李超 -专利权人：合肥工业大学智能制造技术研究院
申请日： 2021-08-05 - 公布日： 2021-10-15 - 主分类号： G06F30/392 文献下载
摘要：本发明公开了一种三值理想通用压控忆阻器电路模型，涉及电路设计技术领域，采用运算放大器、乘法器、电阻和电容设计了三值忆阻器电路模型，首先由运算放大器U1完成积分运算，通过乘法器U2、运算放大器U3构成磁通量产生电路，由乘法器U4、运算放大器U5完成除法运算，随后通过乘法器U6、乘法器U7、运算放大器U8构成电导产生电路，最后通过乘法器U9、运算放大器U10得到电流量，可用于多值数字逻辑运算、神经网络电路等领域的应用研究
一种理想通用压控忆阻器电路模型

[发明专利]一种浮点数尾数域余数运算电路及方法-CN202110828951.8在审
发明人：刘骁;杨瑒;王谛;吴铁彬;周建毅;赵冠一;周玉瀚 -专利权人：无锡江南计算技术研究所
申请日： 2021-07-22 - 公布日： 2021-09-24 - 主分类号： G06F7/60 文献下载
摘要：本发明为一种浮点数尾数域余数运算电路及方法，包括乘法余数码运算电路和取反结果余数运算电路，乘法余数码运算电路包括两个第一输入组件、一个模乘法器及一层或多层第一模加器组件。取反结果余数运算电路包括一个第二输入组件、一个模减法器及一层或多层第二模加器组件。本发明的优点是：基于算法的推导，采取等效位移再划分的方式，解决了浮点乘法不能直接利用模运算中乘法分配律的问题，极大优化了尾数乘法、减法带来的面积开销；采取等效模减运算优化了取非运算在模运算带来的面积开销
一种浮点尾数余数运算电路方法

[发明专利]矩阵运算装置-CN200680018156.6无效
发明人：多田俊树 -专利权人：松下电器产业株式会社
申请日： 2006-05-01 - 公布日： 2008-05-14 - 主分类号： G06F17/14 文献下载
摘要：本发明提供一种矩阵运算装置，具备：用对加权系数组(202a)进行2的k201次方倍后经过整数化的k201次方倍加权系数组(202b)，对输入进行加权的k201次方加权乘法电路(202)；对k201次方加权乘法电路(202)的乘法运算结果，用k202位移进行位移乘法运算处理的k202位移乘法电路(206)；对k202位移乘法电路(206)的乘法运算结果，进行修正处理值的加法运算处理的修正处理电路(207)；对修正处理电路(207)的运算结果进行四舍五入处理的四舍五入处理电路(204)；对四舍五入处理电路(204)的运算结果，用n位移(设n＝k201+k202)进行位移除法运算处理的n位移除法电路(205)，在能够减少运算量并削减电路规模的同时，能够谋求运算精度提高。
矩阵运算装置

[发明专利]多项式运算电路和信号处理装置-CN202211527310.X在审
发明人：曾智鸣;宣学雷 -专利权人：深圳市紫光同创电子有限公司
申请日： 2022-11-30 - 公布日： 2023-03-10 - 主分类号： G06F7/523 文献下载
摘要：本申请公开了一种多项式运算电路和信号处理装置。多项式运算电路例如包括：多个乘法器；多个加法器，与多个乘法器一一对应，多个加法器与多个乘法器相互交替、并依次连接；其中，每个乘法器包括第一乘法输入端、第二乘法输入端和乘法输出端，每个加法器包括第一加法输入端、第二加法输入端和加法输出端；多个乘法器的多个第二乘法输入端相连接，多个乘法器中的目标乘法器的乘法输出端连接于与目标乘法器对应的目标加法器的第二加法输入端，目标加法器的加法输出端连接于比目标乘法器的低一阶的乘法器的第一乘法输入端本申请提供的多项式运算电路减少多项式运算的运算单元的数量，简化运算电路结构，提升电路工作频率。
多项式运算电路信号处理装置

[实用新型]多项式运算电路和信号处理装置-CN202223203586.0有效
发明人：曾智鸣;宣学雷 -专利权人：深圳市紫光同创电子有限公司
申请日： 2022-11-30 - 公布日： 2023-06-13 - 主分类号： G06F7/523 文献下载
摘要：本申请公开了一种多项式运算电路和信号处理装置。多项式运算电路例如包括：多个乘法器；多个加法器，与多个乘法器一一对应，多个加法器与多个乘法器相互交替、并依次连接；其中，每个乘法器包括第一乘法输入端、第二乘法输入端和乘法输出端，每个加法器包括第一加法输入端、第二加法输入端和加法输出端；多个乘法器的多个第二乘法输入端相连接，多个乘法器中的目标乘法器的乘法输出端连接于与目标乘法器对应的目标加法器的第二加法输入端，目标加法器的加法输出端连接于比目标乘法器的低一阶的乘法器的第一乘法输入端本申请提供的多项式运算电路减少多项式运算的运算单元的数量，简化运算电路结构，提升电路工作频率。
多项式运算电路信号处理装置

[发明专利]数据处理器、方法、芯片及电子设备-CN201910902610.3有效
发明人：不公告发明人 -专利权人：上海寒武纪信息科技有限公司
申请日： 2019-09-24 - 公布日： 2020-01-10 - 主分类号： G06F7/50 文献下载
摘要：本申请提供一种数据处理器、方法、芯片及电子设备，数据处理器包括第一乘法运算电路、第二乘法运算电路以及部分积交换电路，第一乘法运算电路包括第一修正编码子电路以及第一修正压缩子电路，第二乘法运算电路包括第二修正编码子电路以及第二修正压缩子电路，该数据处理器能够对接收到数据进行正则有符号数编码处理，使得获取的有效部分积的数目较少，降低了数据处理器实现乘法运算或乘累加运算的复杂性。
数据处理器乘法运算电路电路电子设备压缩子码子芯片修正乘累加运算编码处理乘法运算交换电路符号数申请

[发明专利]AES解密普通轮变换电路结构及轮变换构建方法-CN201910073439.X在审
发明人：郑辛星;张肖强;刘浩东;杨顺 -专利权人：芜湖职业技术学院
申请日： 2019-01-25 - 公布日： 2019-06-25 - 主分类号： H04L9/06 文献下载
摘要：本发明公开了一种AES解密电路中的普通轮变换运算单元结构，其特征在于，所述普通轮变换运算单元结构包括：依次连接的数据输入端口、第一合成矩阵乘法运算单元、常数加运算单元、复合域乘法逆运算单元、第二合成矩阵乘法运算单元和数据输出端口，所述第二合成矩阵乘法运算单元上还连接有密钥输入端口。该普通轮变换运算单元结构克服现有技术中的AES解密轮变换电路结构的电路关键路径长，电路实现面积大，造成电路实现难度大的问题。
变换运算单元乘法运算单元合成矩阵变换电路结构电路实现电路关键路径密钥输入端口数据输出端口数据输入端口逆运算单元解密电路依次连接乘法复合域加运算解密轮解密构建

[发明专利]数据处理器、方法、装置及芯片-CN201911351203.4在审
发明人：不公告发明人 -专利权人：上海寒武纪信息科技有限公司
申请日： 2019-12-24 - 公布日： 2021-06-25 - 主分类号： G06F7/57 文献下载
摘要：本申请提供一种数据处理器、方法、装置及芯片，数据处理器包括第一乘法运算电路、第二乘法运算电路以及部分积交换电路，第一乘法运算电路包括第一修正编码支路、第一选择支路以及第一修正压缩支路，第二乘法运算电路包括第二修正编码支路、第二选择支路以及第二修正压缩支路；第一修正压缩支路和第二修正压缩支路均包括4‑2压缩器，4‑2压缩器包括选择电路以及全加器；该数据处理器不仅能够实现乘法运算，还能够实现乘累加运算，从而提高了数据处理器的通用性；另外，该数据处理器并不需要对乘法运算结果再进行一次累加运算才能完成乘累加运算操作，仅通过一次运算过程就可以直接实现乘累加或乘法运算操作，从而降低了数据处理器的功耗。
数据处理器方法装置芯片

[发明专利]数据处理器、方法、装置及芯片-CN201911351200.0有效
发明人：请求不公布姓名 -专利权人：上海寒武纪信息科技有限公司
申请日： 2019-12-24 - 公布日： 2023-09-08 - 主分类号： G06N3/082 文献下载
摘要：本申请提供一种数据处理器、方法、装置及芯片，数据处理器包括第一乘法运算电路、第二乘法运算电路以及部分积交换电路，第一乘法运算电路包括第一改进正则有符号数CSD编码支路、第一选择支路及第一改进压缩支路，第二乘法运算电路包括第二改进CSD编码支路、第二选择支路及第二改进压缩支路；第一改进压缩支路和第二改进压缩支路均包括4‑2压缩器，4‑2压缩器包括选择电路及全加器；该数据处理器不仅能够实现乘法运算，还能够实现乘累加运算，从而提高了数据处理器的通用性；另外，该数据处理器并不需要对乘法运算结果再进行一次累加运算才能完成乘累加运算操作，仅通过一次运算过程就可以直接实现乘累加或乘法运算操作，从而降低了数据处理器的功耗。
数据处理器方法装置芯片

[发明专利]人工智能运算电路-CN202011480407.0在审
发明人：吕佳霖;郭垣翔;张玮君 -专利权人：北京晶视智能科技有限公司
申请日： 2020-12-15 - 公布日： 2022-06-17 - 主分类号： G06F7/485 文献下载
摘要：本发明提供一种人工智能运算电路。人工智能运算电路可藉由调整电路组态，达到支持整数格式与浮点数格式的多种运算。整数乘法与浮点数尾数乘法共享乘法运算单元，整数比较与浮点数比较共享比较运算单元，整数加法与浮点数加法共享加法运算单元。
人工智能运算电路

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
下一页»
尾页
共 100000 条