“译码器硬件”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果8646908个，建议您升级VIP下载更多相关专利

[发明专利]一种基于BCH码的ECC系统及存储器-CN201810478220.3有效
发明人：王颀;李子夫;谢蓉芳;霍宗亮;叶甜春 -专利权人：中国科学院微电子研究所
申请日： 2018-05-18 - 公布日： 2022-08-26 - 主分类号： H03M13/15 文献下载
摘要：本发明公开了一种基于BCH码的ECC系统及存储器，所述ECC系统包括：BCH译码器和纠错能力控制电路，所述BCH译码器包括多个运算单元；其中，所述纠错能力控制电路用于依据待译码数据的误码率控制所述BCH译码器中运算单元的工作状态，以改变所述BCH译码器的纠错能力。该ECC系统通过纠错能力控制电路依据待译码数据的误码率控制所述BCH译码器中运算单元的工作状态，即改变BCH译码器运行时电路开启的数量，使其在低误码率时只有部分电路在运行，但仍能完成相应的纠错能力，同时也大幅度降低功耗
一种基于 bch ecc 系统存储器

[发明专利]一种电子控制机械锁式防盗锁装置和控制的方法-CN200610033366.4无效
发明人：雷锦源 -专利权人：雷锦源
申请日： 2006-01-24 - 公布日： 2006-08-16 - 主分类号： E05B49/00 文献下载
摘要：当钥匙插入锁芯内时，将密码通过接口传递至锁装置的译码器；译码器接收编码器的密码并解码；开锁电路控制动作机构，与译码器连接；接口在钥匙的手柄及锁套，用于将编码器的密码传至译码器。其控制方法是：a)利用编码器输出密码给译码器；b)译码器将译出的密码与预先设定的密码比较，若一致，则进行步骤c)；不一致，进行步骤d)；c)译码器发送信号给开锁电路，开锁电路控制驱动电路驱动动作机构打开对机械锁的控制；d)译码器不发送开锁信号给开锁电路使锁不能打开。
一种电子控制机械锁防盗锁装置方法

[实用新型]一种基于条码技术的道路交通标线识别系统-CN201520180240.4有效
发明人：李鑫;朱晓宁;康柳江;刘艳 -专利权人：李鑫;朱晓宁;康柳江;刘艳
申请日： 2015-03-26 - 公布日： 2015-08-19 - 主分类号： B60Q5/00 文献下载
摘要：本实用新型公开了一种基于条码技术的道路交通标线识别系统，包括ITF2条形码、激光扫码器、信号处理器、译码器、转向灯、单片机、SD卡、语音系统、扬声器和AD转换器，所述ITF2条形码通过光信号与扫码器的输入端口远程连接，所述激光扫码器通过信号处理器电连接译码器，所述译码器和转向灯均电连接单片机，所述单片机分别电连接SD卡与语音系统，所述语音系统电通过AD转换器电连接扬声器，该系统具有技术的可靠性、硬件的可靠性、受环境干扰小
一种基于条码技术道路交通标线识别系统

[发明专利]一种卷积码的Viterbi译码方法及译码器-CN202110006793.8有效
发明人：陈鹏旭;吴雪玲;吴祎婕 -专利权人：成都航天通信设备有限责任公司
申请日： 2021-01-05 - 公布日： 2022-08-30 - 主分类号： H03M13/23 文献下载
摘要：本发明公开了一种卷积码的Viterbi译码方法，包括以下步骤：a、路径度量存储单元PMU将加比选单元ACSU计算的各状态的路径度量累加值进行存储；还包括在步骤a之前的如下步骤：b、预先计算整个回溯深度内路径度量累加值的最大值本发明还公开了一种用于卷积码的Viterbi译码方法的译码器，包括PMU，PMU具有将整个回溯深度内每个状态的累积路径度量值存储的存储空间本发明解决了现有技术存在的非常消耗比较器和减法器、译码延时长、译码器的复杂度高、不利于硬件实现的问题。
一种卷积码 viterbi 译码方法译码器

[实用新型]半导体封装承料带内元器件自动计数控制装置-CN202221677133.9有效
发明人：金辉;吴少波;沈思忠 -专利权人：上海旭福电子有限公司;敦南微电子（无锡）有限公司
申请日： 2022-07-01 - 公布日： 2022-12-13 - 主分类号： B65B15/04 文献下载
摘要：本实用新型提供一种半导体封装承料带内元器件自动计数控制装置，包括译码器、PLC模块和控制器，承料带置于轨道上，承料带由步进电机带动移动，译码器置于轨道下方，译码器的转轴上有棘轮，棘轮上有棘齿，棘齿嵌进承料带上的孔，承料带移动带动棘轮转动，棘轮转动带动译码器转轴转动，译码器转轴转动一角度，使译码器产生一串脉冲信号送给PLC模块，PLC模块还分别与控制器和破真空信号连接，当译码器输出的脉冲数小于设定值时，PLC模块输送给控制器报警信号，控制器发出报警信号报警并输出控制信号关闭系统电源，当译码器输出的脉冲数大于设定值，并且确认有破真空信号，PLC模块对译码器输出的脉冲计数。
半导体封装承料带内元器件自动计数控制装置

[发明专利]一种电流舵数模转换器及电流舵数模转化方法-CN201510932060.1有效
发明人：易律凡;赵春河 -专利权人：深圳市中兴微电子技术有限公司
申请日： 2015-12-15 - 公布日： 2018-12-04 - 主分类号： H03M1/06 文献下载
摘要：本发明公开了一种电流舵数模转换器及电流舵数模转化方法，包括：数字输入电路，用于接收数字数据的输入，并将所述数字数据发送给行译码器和列译码器；与所述行译码器和列译码器均连接的洗牌电路，用于生成开关序列，并将所述开关序列发送给所述行译码器和列译码器；与所述数字输入电路分别连接的行译码器和列译码器，用于结合所述开关序列，将所述数字数据的行数据和列数据分别转换为相应的温度计码；并将转换的温度计码发送给电流源矩阵；电流源矩阵，用于根据接收到所述温度计码，控制电流的开与关，输出电流数据；与所述电流源矩阵连接的电流电压转换器，用于将所述电流数据转换为电压数据。
一种电流数模转换器数模转化方法

[发明专利]基于硬件实现的LDPC译码器实现方法-CN202011160601.0在审
发明人：左超;张晓磊;沈德同 -专利权人：南京理工大学智能计算成像研究院有限公司
申请日： 2020-10-27 - 公布日： 2021-01-05 - 主分类号： H03M13/11 文献下载
摘要：本发明提出了一种基于硬件实现的LDPC译码器实现方法，用以提高LDPC译码器的速度及通用性。本发明通过基于准循环矩阵扩展因子的大小确定并行行数量，每一行间采用流水线操作完成校验节点、变量节点的更新和译码判决的过程，确保迭代得时间最小。结合分层最小和的方法使得迭代次数非常少，译码速度得到很大得提升。
基于硬件实现 ldpc 译码器方法

[发明专利]一种高性能多标准FEC译码器-CN201310461688.9有效
发明人：陈赟;吴迪;黄跃斌;曾晓洋 -专利权人：复旦大学
申请日： 2013-09-30 - 公布日： 2014-01-08 - 主分类号： H04L1/00 文献下载
摘要：本发明属于无线数字通信和广播技术领域，具体涉及一种高性能多标准FEC译码器。该译码器灵活可配置，能够同时兼容LDPC码和Turbo码多标准多模式。该译码器在满足当前通信系统高吞吐率、低功耗目的的同时还可以让设计的结构可配置性很高，能够很容易的应用到不同的通信标准中。该译码器能够支持WiMAX、无线城域网WLAN宽带接入技术以及4G移动通信的LTE标准。其中在WiMAX和WLAN中译码器工作的LDPC译码模式，而在LTE通信中译码器工作在Turbo译码模式。设计的纠错码能够对WiMAX中所有的114种模式、WLAN中所有的12种模式以及LTE中所有的188种模式进行译码。
一种性能标准 fec 译码器

[发明专利]一种EII码译码性能的预测方法及系统-CN202211394025.5在审
发明人：王中风;邓轲月;乔新元;陈宇星;宋苏文 -专利权人：南京大学
申请日： 2022-11-08 - 公布日： 2023-03-21 - 主分类号： G06F11/10 文献下载
摘要：本申请提供一种EII码译码性能的预测方法及系统，预测方法包括：分类统计分布式存储器系统中行译码器和列译码器的可能译码结果；建立第i阶段译码器的系统模型；获取分布式存储器系统中每个地址存储条目的错误概率；获取译码器在各阶段的阶段FER；根据所有的阶段FER获取译码器的最终FER；获取分布式存储器系统中每个地址存储条目的平均错误比特数，以及错误行平均数和错误符号平均数；获取译码器各阶段的阶段BER以及最终如此，本方法可以在不需要仿真的情况下得到EII码在某RawBER下译码各阶段及译码结束的FER及BER，促进了码字构造，节省了大量的仿真时间与资源开销。
一种 eii 译码性能预测方法系统

[发明专利]一种分层的RCM译码方法和系统-CN201910262264.7在审
发明人：鲁放;董燕;于博 -专利权人：华中科技大学
申请日： 2019-04-02 - 公布日： 2019-09-03 - 主分类号： H04L1/00 文献下载
摘要：本发明公开了一种分层的RCM译码方法，属于速率自适应无线通信技术领域。本发明技术方案具体为：将准循环RCM映射矩阵视为M_b个水平层的串联，在每一次迭代过程中，译码器从上到下依次译码M_b个水平层，每一层的q个符号节点由q个符号节点单元本发明还实现了一种分层的RCM译码系统。本申请方法能加快译码的收敛速度并且能够节省硬件实现中的内存开销，相比于传统的RCM译码方法，采用本发明技术方案能够设计出具有更高译码吞吐率的RCM译码器，从而推动RCM在无线通信系统中的应用。
译码分层译码器符号节点水平层无线通信技术领域无线通信系统速率自适应变量节点并行处理从上到下后验概率内存开销一次迭代译码系统硬件实现映射矩阵传统的吞吐率未处理准循环串联收敛垂直传递更新申请应用

[发明专利]一种应用于LDPC译码的5比特量化方法-CN201010186626.8无效
发明人：陈平平;谢东福;王琳 -专利权人：厦门大学
申请日： 2010-05-26 - 公布日： 2010-10-06 - 主分类号： H03M13/11 文献下载
摘要：一种应用于LDPC译码的5比特量化方法，涉及通信信道的译码器。提供一种应用于LDPC译码的5比特量化方法。在MS-offset算法的基础上，设计LDPC译码器的译码过程中的信息量化表示方法，其中主要用到5比特非均匀量化值和6比特均匀量化值之间的对应转换方法，以及和转换方法对应的硬件设计，保证了以较少的量化比特位数，就可以达到和浮点译码几乎一致的量化译码性能。由于在变量点计算单元和校验点计算单元之间传递的是5比特非均匀量化值，因此布线复杂度和信息内存开销都会减少，并且在变量点计算单元，把5比特的非均匀量化值转换为6比特的均匀量化值后再进行计算，扩大了量化信息的表示范围，改善了译码性能
一种应用于 ldpc 译码比特量化方法

[发明专利]一种迭代译码器及迭代译码方法-CN200610061297.8有效
发明人：吴向春;武雨春;刘华斌 -专利权人：华为技术有限公司
申请日： 2006-06-21 - 公布日： 2007-07-11 - 主分类号： H03M13/29 文献下载
摘要：本发明提供一种迭代译码器及迭代译码方法，迭代译码器包括第一译码器、第一交织器、第二交织器、第二译码器和解交织器。利用先验信息对第一信息序列及其附加信息序列译码，得到似然信息作为第一外信息；对第一外信息交织处理得到第二外信息；对第一信息序列交织处理得到第二信息序列；将第二外信息作为先验信息对第二信息序列及其附加信息序列译码，得到似然信息作为第三外信息；对第三外信息解交织处理得到第四外信息作为对第一信息序列及其附加信息序列译码的先验信息；外信息趋于稳定时，对似然信息硬判决，得到最佳估值序列并输出。通过本发明使译码器传递外信息时不需经过折算操作，减少了译码器的工作量，且在定点化时使译码器的性能稳定。
一种译码器译码方法

[发明专利]一种PDCCH盲检测的过滤方法、装置、设备及介质-CN202210753499.8有效
发明人：聂聪 -专利权人：北京神经元网络技术有限公司
申请日： 2022-06-28 - 公布日： 2023-05-23 - 主分类号： H04L1/00 文献下载
摘要：该方法包括：获取待输入至译码器进行DCI检测的软比特集，通过对目标PDCCH候选集的解调结果进行速度匹配后得到；根据软比特集的数值特征，筛选满足合理DCI编码条件的软比特集；将满足合理DCI编码条件的软比特集输入至译码器，以减少译码器在PDCCH的盲检测过程中的译码次数。本发明实施例的技术方案解决了译码器在PDCCH的盲检测过程中，计算复杂度高的问题，减少了译码器的工作量，降低了译码器的功耗。
一种 pdcch 检测过滤方法装置设备介质

[发明专利]一种处理器-CN201710448018.1有效
发明人：刘大力;曹春春 -专利权人：北京多思安全芯片科技有限公司
申请日： 2017-06-14 - 公布日： 2020-11-17 - 主分类号： G06F9/30 文献下载
摘要：本发明公开了一种处理器包括：指令队列存储区、配置信息存储区、译码控制单元、显式译码器和隐式译码器；指令队列存储区存储待译码的指令队列；配置信息存储区存储译码约束信息；译码控制单元在每个译码周期开始时，从指令队列存储区中读取多条指令作为当前译码周期的显式指令，并控制显式译码器根据配置信息存储区中的译码约束信息对显式指令进行译码；在当前译码周期结束时将显式指令中被显式译码器译码剩余的指令作为下一个译码周期的隐式指令，在下一个译码周期控制隐式译码器对隐式指令进行译码本发明实施例通过逻辑电路器件实现了多指令译码，形成了可连续执行的译码控制流，优化了译码设计，提高了指令译码和执行的效率。
一种处理器

[发明专利]半导体存储器的冗余电路-CN00108602.2无效
发明人：永井健 -专利权人：株式会社东芝
申请日： 2000-03-17 - 公布日： 2000-10-11 - 主分类号： G11C11/34 文献下载
摘要：半导体存储器具有可同时存取的8个存储体,在各存储体内配置2个固定备用行译码器和2个变址备用行译码器。固定熔丝装置与固定备用行译码器相对应,在各存储体内设置2个。变址熔丝装置与变址备用行译码器无关,例如在各存储体外设置8个变址熔丝装置存储变址数据,用以决定其与哪个存储体内的变址备用行译码器相对应。
半导体存储器冗余电路