“缓冲寄存器”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果9111857个，建议您升级VIP下载更多相关专利

[发明专利]栅极驱动器和包括栅极驱动器的有机发光二极管显示器-CN201110327701.2有效
发明人：李玹行;朴起秀;尹重先 -专利权人：乐金显示有限公司
申请日： 2011-10-20 - 公布日： 2012-05-16 - 主分类号： G09G3/36 文献下载
摘要：公布了一种栅极驱动器和包括所述栅极驱动器的有机发光二极管(OLED)显示器。栅极驱动器包括：包括多个串联的移位寄存器的移位寄存器块，包括分别连接到所述多个移位寄存器的多个选择单元的选择块，以及包括分别连接到所述多个选择单元的多个缓冲器的缓冲器块。每个移位寄存器响应于启动电压、第一时钟、第二时钟以及第三时钟，输出扫描脉冲，所述扫描脉冲的相位移位一个水平周期。
栅极驱动器包括有机发光二极管显示器

[发明专利]预防非易失性存储装置检查板程序程序失效的呼叫缓冲器-CN200610004420.2无效
发明人：金义锡 -专利权人：海力士半导体有限公司
申请日： 2006-02-10 - 公布日： 2006-09-20 - 主分类号： G11C16/06 文献下载
摘要：本发明提供一种呼叫缓冲器，其中已锁存入一呼叫缓冲器的一寄存器中的数据值并非藉由在一NAND闪存装置的一检查板程序操作中将数据缓慢传输至寄存器来改变。该呼叫缓冲器包括：一第一寄存器，其具有一用于交替接收程序数据及擦除数据的第一输入单元；及一第二寄存器，其具有一用于交替接收程序数据及擦除数据的第二输入单元。
预防非易失性存储装置检查程序失效呼叫缓冲器

[发明专利]一种基于遗传算法的建立时间优化方法及其系统-CN202211728929.7在审
发明人：张璐;张君宇 -专利权人：合肥中科智存科技有限公司
申请日： 2022-12-30 - 公布日： 2023-04-14 - 主分类号： G06F30/3315 文献下载
摘要：本发明公开了一种基于遗传算法的建立时间优化方法及其系统，涉及数字电路技术领域，系统中，静态时序分析工具对电路网表进行时序分析得到时序报告；适应度函数计算器判断当前电路网表的时序好坏程度；违例路径提取器提取违例路径；时钟端buf提取器选择违例路径上的寄存器以及选择位于违例路径前后端的寄存器并得到各个寄存器时钟端的缓冲器数量，即得到当前染色体；时钟端buf方案调整器基于遗传算法对当前染色体进行进化和择优，优化各个寄存器时钟端的缓冲器数量；本发明方法利用有用偏差进行时序修复的思想，提出基于遗传算法优化寄存器时钟端的缓冲器数量的方法，在不影响数据路径传输基础上优化建立时间时序，且不影响到保持时间时序。
一种基于遗传算法建立时间优化方法及其系统

[发明专利]非易失性半导体存储器及其数据的读取方法-CN201210129288.3有效
发明人：神永雄大;矢野胜 -专利权人：华邦电子股份有限公司
申请日： 2012-04-23 - 公布日： 2013-06-05 - 主分类号： G11C16/02 文献下载
摘要：本发明提供一种可高速进行数据读取的非易失性半导体存储器及其读取方法，该非易失性半导体存储器包括：存储器阵列，包括多个存储单元；页缓冲存储器，保持从存储器阵列中的根据地址信息而选择页所传输的数据；以及数据寄存器，其根据时脉信号，可将从页缓冲存储器接收到的数据串联地输出。存储器阵列包含第一及第二记忆层，第一及第二记忆层的所选择页的数据被同时传输到页缓冲存储器中。数据读取包括：在从数据寄存器输出第一记忆层的第一页数据的期间，将第二记忆层的第二页数据从页缓冲存储器传输到数据寄存器中，在从数据寄存器输出第二记忆层的第二页数据的期间，将第一记忆层的第二页数据从页缓冲存储器传输到数据寄存器中
非易失性半导体存储器及其数据读取方法

[发明专利]一种指令处理方法、装置、电子设备及可读存储介质-CN202311152758.2在审
发明人：张紫飞;张林隽;王凯帆;陈键;唐丹;包云岗;郭新贺 -专利权人：北京开源芯片研究院
申请日： 2023-09-07 - 公布日： 2023-10-13 - 主分类号： G06F9/38 文献下载
摘要：本发明实施例提供一种指令处理方法、装置、电子设备及可读存储介质，涉及计算机技术领域，该方法包括：获取待处理指令和待处理指令的译码信息；执行重命名任务，根据译码信息对待处理指令进行重命名处理，确定待处理指令的源物理寄存器编号和目的物理寄存器编号；执行分派任务，将待处理指令发送至重定序缓冲和待处理指令的指令类型对应的分派队列；在下一个时钟周期，从暂存器中读取待处理指令的源物理寄存器编号和目的物理寄存器编号，并将源物理寄存器编号和目的物理寄存器编号添加至重定序缓冲和分派队列中本发明降低了处理器的流水线深度。
一种指令处理方法装置电子设备可读存储介质

[发明专利]显示装置及其驱动方法和电子设备-CN200810161904.7有效
发明人：山下淳一;内野胜秀 -专利权人：索尼株式会社
申请日： 2008-09-27 - 公布日： 2009-04-01 - 主分类号： G09G3/30 文献下载
摘要：写入扫描器(4)具有移位寄存器(S/R)和输出缓冲器(4B)。移位寄存器(S/R)与行顺序扫描同步而对移位寄存器的各个级顺序生成输入信号(IN、AZX)，输出缓冲器(4B)连接在移位寄存器(S/R)的各级和各个扫描线(WS)之间，并根据输入信号(IN、AZX)，将控制信号输出到扫描线移位寄存器(S/R)至少两阶段地改变输入信号(IN、AZX)的电平，输出缓冲器(4B)根据输入信号(IN、AZX)的电平变化而使规定采样晶体管截止的定时的控制信号(WS)的下降沿波形改变，从而根据视频信号的信号电平对迁移率校正期间进行可变控制
显示装置及其驱动方法电子设备

[发明专利]半导体存储器件及其操作方法-CN200510074377.2无效
发明人：石崎达也 -专利权人：恩益禧电子股份有限公司
申请日： 2005-05-26 - 公布日： 2005-11-30 - 主分类号： G11C11/409 文献下载
摘要：该半导体存储器件包括：存储器阵列(11)；一组写寄存器(22)；输入缓冲器(21)，其用于在突发周期期间顺序地接收一系列写数据，并且将所述写数据写入到所述写寄存器(22)的有关的写寄存器中；写释放寄存器(25)，其包含分别与所述写寄存器(22)有关的一组写释放标志；写释放寄存器控制器(3、24)，其响应被写入到所述写寄存器(22)的所述有关的写寄存器中的所述写数据来置位所述写释放标志中的有关的写释放标志；以及写放大器(23)，其用于当响应控制信号中断所述突发周期时，有选择地并行写入所述写数据，该写数据包含在与所述写释放标志中的被置位的写释放标志有关的所述写寄存器(22)中。
半导体存储器件及其操作方法

[发明专利]双缓冲数据驱动邻接互连接口电路-CN201810093398.6有效
发明人：山蕊;邓军勇;朱筠;谢晓燕;杨博文 -专利权人：西安邮电大学
申请日： 2018-01-31 - 公布日： 2023-05-12 - 主分类号： G06F30/34 文献下载
摘要：双缓冲数据驱动邻接互连接口电路主要适用于可重构阵列处理器结构中相邻处理元之间的数据传递，属于集成电路设计技术领域。目的在于通过双缓冲策略一方面实现数据的乒乓存储，另一方面截断数据驱动接口内部过长的组合反馈链，以此提高电路工作频率、降低数据传递延迟。本设计由2个数据寄存器、2个有效信号寄存器、1个有效信号选择器、1个数据选择器、1个输入选择寄存器、1个输出选择寄存器、1个应答信号寄存器和一些辅助电路构成，利用双缓冲数据缓存结构有效截断了数据驱动邻接互连接口电路中过长的组合反馈链
缓冲数据驱动邻接互连接口电路

[实用新型]一种适用于FLASH MCU的蜂鸣驱动器-CN201520645133.4有效
发明人：杨勇 -专利权人：四川芯联发电子股份有限公司
申请日： 2015-08-25 - 公布日： 2016-01-20 - 主分类号： G10K9/12 文献下载
摘要：本实用新型公开了一种适用于FLASH MCU的蜂鸣驱动器，它包括依次连接的频率输入端、分频器、复用器、计数器、比较器、触发器和频率输出端，比较器的输入端还与缓冲器连接，所述的分频器和缓冲器还与控制寄存器连接，所述触发器还与使能控制端连接。本实用新型由频率输入端、分频器、复用器、计数器、比较器、触发器、频率输出端和控制寄存器组成，结构简单，体积小巧，可通过控制寄存器控制分频器的时钟选择，还可通过控制寄存器控制蜂鸣器的周期数据。
一种适用于 flash mcu 驱动器

[发明专利]在终点中无线USB同步的缓冲器管理-CN201210075495.5有效
发明人：江森;彭震宁 -专利权人：世意法（北京）半导体研发有限责任公司
申请日： 2007-01-30 - 公布日： 2012-09-26 - 主分类号： G06F13/42 文献下载
摘要：一种缓冲器管理方法，包含∶在无线通用串行总线（WUSB）设备中提供同步IN终点；在WUSB设备的存储器中，为IN终点提供缓冲器；在WUSB设备的存储器中，提供多个寄存器组；在IN终点接收对数据分段的写请求；在缓冲器中存储数据分段；将寄存器组之一链接至一些连续的数据分段；以及为发送窗中所请求的每个分组，确定在每一链接的寄存器组中的准备具有WUSB同步格式的分组所需要的附加分组信息。
终点无线 usb 同步缓冲器管理

[发明专利]移位寄存器电路、电路板、红外触摸框及红外触摸设备-CN201910030949.9在审
发明人：刘军刚;方展航;吴称列 -专利权人：广州华欣电子科技有限公司
申请日： 2019-01-11 - 公布日： 2019-05-24 - 主分类号： G11C27/04 文献下载
摘要：本发明公开了一种移位寄存器电路，包括用于输出时钟信号的时钟信号提供端、用于输出数据信号的数据信号提供端及多个以级联方式连接的移位寄存器单元，其中，上一级的移位寄存器单元的数据信号输出端与下一级的移位寄存器单元的数据信号输入端连接，数据信号提供端与第一级移位寄存器单元的数据信号输入端连接；多个移位寄存器单元的时钟信号输入端按级联的先后顺序依次连接，时钟信号提供端与最后一级移位寄存器单元的时钟信号输入端连接。本发明还公开了一种电路板、一种红外触摸框边框及一种红外触摸设备，其均包括上述移位寄存器电路。本发明公开的移位寄存器电路，可以保证数据正常输出，减少数据误动作，减少时钟缓冲器的插入数量。
移位寄存器单元移位寄存器电路时钟信号输入端数据信号输入端红外触摸设备时钟信号提供电路板红外触摸框数据信号数据信号输出端输出时钟信号输出数据信号边框时钟缓冲器级联方式依次连接第一级误动作级联输出保证

[发明专利]在卷积神经网络中提取卷积窗的系统和方法-CN201910835873.7有效
发明人：陈俭金 -专利权人：北京三快在线科技有限公司
申请日： 2019-09-05 - 公布日： 2020-11-03 - 主分类号： G06N3/04 文献下载
摘要：提供一种在卷积神经网络中从输入特征图中提取K行×K列卷积窗的硬件结构和方法，硬件结构包括：缓冲器，包括B个缓冲器块，每个缓冲器块具有位宽M和深度D，所述缓冲器用于缓冲宽为w_i、高为h_i的输入特征图中的、用于提取卷积窗的B个数据行，其中，B是能够提取按纵向步长S1滑动的h个K行×K列卷积窗所需要的最小行数，其中，每个数据行包括w_i个输入数据，其中，缓冲器块的深度D是能够在每个缓冲器块中缓冲w_i个输入数据所需要的最小深度；移位寄存器模块，包括B行×L列个移位寄存器，其中，移位寄存器模块中的每个寄存器行用于加载用于提取卷积窗的对应缓冲器块，其中，K、B、D、M、L、h、w_i、h_i、S1是正整数。
卷积神经网络提取系统方法

[发明专利]IEEE1394总线的链路层控制器-CN200810240815.1有效
发明人：周庆瑞;孙辉先;陈晓敏;凡启飞;曹松 -专利权人：中国科学院空间科学与应用研究中心
申请日： 2008-12-23 - 公布日： 2010-06-30 - 主分类号： H04L29/06 文献下载
摘要：本发明涉及一种IEEE1394总线的链路层控制器，包括：主机接口、链路层核心模块、数据缓冲与路由控制模块、高速数据接口模块和配置寄存器；外部CPU通过所述的主机接口可以读写配置寄存器、存取数据缓冲与路由控制模块中的数据缓冲区；所述的数据缓冲与路由控制模块处于链路层核心模块和主机接口及高速数据接口之间，用于提供不同收发数据通道间的切换控制；所述的数据缓冲与路由控制模块还使用了两个异步先入先出存储器，分别用于收发数据的缓冲和跨时钟域数据的同步；所述的配置寄存器用于提供对链路层核心模块、数据缓冲与路由控制模块的初始配置和控制，通过所述的主机接口读写配置寄存器来实施控制和获取链路层控制器各模块的工作状态，有很好的可移植性。
ieee1394 总线链路层控制器

[实用新型]一种应用于空间技术的IEEE1394总线协议控制器-CN200820233885.X无效
发明人：周庆瑞;孙辉先;陈晓敏;凡启飞;曹松 -专利权人：中国科学院空间科学与应用研究中心
申请日： 2008-12-26 - 公布日： 2009-12-02 - 主分类号： H04L12/40 文献下载
摘要：本实用新型涉及一种应用于空间技术的IEEE1394总线协议控制器，包括：主机接口、链路层核心模块、数据缓冲与路由控制模块、高速数据接口模块和配置寄存器；外部CPU通过所述的主机接口可以读写配置寄存器、存取数据缓冲与路由控制模块中的数据缓冲区；所述的数据缓冲与路由控制模块处于链路层核心模块和主机接口及高速数据接口之间，用于提供不同收发数据通道间的切换控制；所述的数据缓冲与路由控制模块还使用了两个异步先入先出存储器，分别用于收发数据的缓冲和跨时钟域数据的同步；所述的配置寄存器用于提供对链路层核心模块、数据缓冲与路由控制模块的初始配置和控制，通过所述的主机接口读写配置寄存器来实施控制和获取链路层控制器各模块的工作状态。
一种应用于空间技术 ieee1394 总线协议控制器

[发明专利]显示装置及其驱动方法和电子设备-CN200810161905.1无效
发明人：山下淳一;内野胜秀 -专利权人：索尼株式会社
申请日： 2008-09-27 - 公布日： 2009-04-01 - 主分类号： G09G3/30 文献下载
摘要：写扫描器(4)具有移位寄存器(S/R)和输出缓冲器(4B)。移位寄存器(S/R)与线依次扫描同步地对移位寄存器的各个级依次生成输入信号(IN，AZX)。输出缓冲器(4B)连接到移位寄存器的各个级和各个扫描线(WS)之间，根据输入信号(IN，AZX)对扫描线(WS)输出控制信号。输出缓冲器(4B)根据输入信号(IN，AZX)使用于规定采样晶体管的截止定时的控制信号(OUT)的下降波形至少以二阶地变化，并根据视频信号的信号电平而对迁移率校正期间进行可变控制。
显示装置及其驱动方法电子设备

首页
«上一页
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
下一页»
尾页
共 100000 条