“绝缘区域”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果1662246个，建议您升级VIP下载更多相关专利

[发明专利]半导体装置-CN201710377223.3有效
发明人：下村纱矢;加藤浩朗;小林研也 -专利权人：株式会社东芝
申请日： 2017-05-25 - 公布日： 2021-03-16 - 主分类号： H01L29/78 文献下载
摘要：实施方式的半导体装置具有第1导电型的第1半导体区域、第2导电型的第2半导体区域、第1导电型的第3半导体区域、栅极电极、第1电极、第2绝缘部、第3绝缘部、及第2电极。栅极电极隔着第1绝缘部设置在第1半导体区域中及第2半导体区域中，且在第1方向上延伸。第1电极设置在第3半导体区域之上，且与第3半导体区域电连接。第2绝缘部在第1半导体区域中与栅极电极相隔，且在第2方向上延伸。第3绝缘部具有在第1方向上延伸的第1绝缘部分。第1绝缘部分在第2方向上位于栅极电极与第2绝缘部之间。第2电极设置在第2绝缘部及第3绝缘部之上，且与栅极电极电连接。
半导体装置

[发明专利]一种OLED显示基板及其制备方法、显示装置-CN201710386834.4有效
发明人：杨凡;郭坤;蒲杰 -专利权人：京东方科技集团股份有限公司;鄂尔多斯市源盛光电有限责任公司
申请日： 2017-05-26 - 公布日： 2019-06-25 - 主分类号： H01L27/32 文献下载
摘要：该OLED显示基板包括显示区域和包围所述显示区域的周边区域，周边区域包括：第一导电图案，所述第一导电图案包括至少两个第一镂空区域，所述第一镂空区域用于作为对位标记图案；设置在所述第一导电图案上的绝缘层，所述绝缘层包括第一绝缘图案，所述第一绝缘图案覆盖所述第一镂空区域，且所述第一绝缘图案不完全覆盖相邻所述第一镂空区域之间的部分；设置在所述绝缘层上的第二导电图案，所述第二导电图案贯穿所述第一绝缘图案上的镂空区域与所述第一导电图案电连接
一种 oled 显示及其制备方法显示装置

[实用新型]配电柜补偿室的绝缘防护结构-CN202221809852.1有效
发明人：欧启相;范继南;粘致蔚;潘东锋 -专利权人：福建省南平闽延电力建设有限公司电气设备分公司;国网福建省电力有限公司南平供电公司
申请日： 2022-07-14 - 公布日： 2022-11-08 - 主分类号： H01B17/60 文献下载
摘要：本实用新型涉及一种配电柜补偿室的绝缘防护结构，包括位于补偿室的柜体内部的上绝缘板、中绝缘板、下绝缘板，所述上绝缘板挂接在柜体中上部元器件上方的接线区域前侧，所述中绝缘板螺接在柜体中上部元器件与中下部元器件之间的接线区域前侧，所述下绝缘板铰接在柜体中下部元器件下方的接线区域前侧，其启闭端经旋转卡板控制启闭。该配电柜补偿室的绝缘防护结构的构造简单，上绝缘板挂接在柜体中上部元器件上方的接线区域前侧，中绝缘板螺接在柜体中上部元器件与中下部元器件之间的接线区域前侧，下绝缘板铰接在柜体中下部元器件下方的接线区域前侧，起到绝缘隔挡的作用，避免工作人员误触碰到裸露的接线端。
配电柜补偿绝缘防护结构

[发明专利]显示装置-CN201911104803.0在审
发明人：方琪皓;金恩惠;全相炫 -专利权人：三星显示有限公司
申请日： 2019-11-13 - 公布日： 2020-05-22 - 主分类号： H01L27/12 文献下载
摘要：所述显示装置包括：基底，包括显示区域和外围区域；晶体管，位于显示区域中；像素电极，连接到晶体管；共电极，与像素电极叠置；以及有机绝缘层，位于共电极与基底之间，并且与外围区域的至少一部分叠置，其中，有机绝缘层的与显示区域叠置的部分的厚度和有机绝缘层的与外围区域叠置的部分的厚度彼此不同，并且有机绝缘层包括穿透有机绝缘层并且与外围区域叠置的谷。
显示装置

[发明专利]半导体装置-CN202111453405.7在审
发明人：伊藤和幸;菊地拓雄 -专利权人：株式会社东芝;东芝电子元件及存储装置株式会社
申请日： 2021-12-01 - 公布日： 2022-09-09 - 主分类号： H01L29/78 文献下载
摘要：实施方式的半导体装置具有第一电极、第一导电型的第一半导体区域、第二导电型的第二半导体区域、第一导电型的第三半导体区域、第一绝缘部、栅极电极、第二绝缘部以及第二电极。第一半导体区域设于第一电极之上。第二半导体区域设于第一半导体区域之上。第三半导体区域设于第二半导体区域之上。第一绝缘部与第一半导体区域的一部分、第二半导体区域以及第三半导体区域并列。栅极电极设于第一绝缘部中且与第二半导体区域对置。第二绝缘部设于第三半导体区域之上，不与栅极电极重叠，具有拉伸应力。第二电极设于第二绝缘部之上，与第三半导体区域电连接。
半导体装置

[发明专利]MEMS电容传感器及其制备方法、电子设备-CN201980087006.8在审
发明人：罗松成;詹竣凯;游博丞;谢冠宏;方维伦 -专利权人：共达电声股份有限公司
申请日： 2019-05-31 - 公布日： 2021-11-19 - 主分类号： H04R19/04 文献下载
摘要：一种MEMS电容传感器及其制备方法，该传感器包括第一电极结构(200)，该第一电极结构(200)包括位于中间区域的第一导电区域(230a)以及所述第一导电区域周围的绝缘区域(240)，第一导电区域(230a)和绝缘区域(240)为一整体结构，且其中至少一个通过掺杂方式形成。上述MEMS电容式传感器，通过在第一电极结构中设置在中间区域的第一导电区域导电，第一导电区域周围的绝缘区域绝缘，降低了MEMS电容式传感器的寄生电容，并且无需设置多层绝缘薄膜，避免了残余应力控制复杂、多层薄膜剥离和弯曲的问题
mems 电容传感器及其制备方法电子设备

[发明专利]磁耦合型线圈部件-CN201810398871.1有效
发明人：佐藤奈津子;中岛启之 -专利权人：太阳诱电株式会社
申请日： 2018-04-28 - 公布日： 2023-03-21 - 主分类号： H01F27/32 文献下载
摘要：本发明提供不同系统的线圈间的耦合系数高且容易确保这些线圈间的绝缘的磁耦合型线圈部件，一实施方式的线圈部件包括：在层叠方向上层叠有多个第一绝缘体层和多个第二绝缘体层的绝缘体主体；形成在上述多个第一绝缘体层的多个第一导体图案；和形成在上述多个第二绝缘体层的多个第二导体图案，该绝缘体主体包括：配置在上述层叠方向的上端的第一端部区域；配置在上述层叠方向的下端的第二端部区域；和配置在上述第一端部区域与上述第二端部区域之间的中间区域，在上述第一端部区域仅配置上述第一绝缘体层，在上述第二端部区域仅配置上述第二绝缘体层，在上述中间区域，上述第一绝缘体层和上述第二绝缘体层在上述层叠方向上交替地配置。
耦合线圈部件

[发明专利]装置和图像传感器-CN201110172539.1有效
发明人：南现熙;朴正烈 -专利权人：智慧投资II有限责任公司
申请日： 2008-03-19 - 公布日： 2011-12-07 - 主分类号： H01L27/146 文献下载
摘要：本发明涉及一种光掩模以及利用该掩模来制造图像传感器的方法，图像传感器的制造方法包括在逻辑电路区域和像素区域中的在衬底上形成绝缘层；在绝缘层上形成光刻胶；图案化光刻胶以形成其中暴露像素区域中的绝缘层而不暴露逻辑电路区域中的绝缘层的光刻胶图案，其中在逻辑电路区域到像素区域的方向上光刻胶图案的厚度在像素区域与逻辑电路区域之间的界面区域中逐渐减小；和在光刻胶图案和绝缘层的蚀刻速率基本相同的条件下在绝缘层和光刻胶图案上实施回蚀刻工艺。
装置图像传感器

[发明专利]光掩模以及利用该光掩模制造图像传感器的方法-CN200810087507.X有效
发明人：南现熙;朴正烈 -专利权人：美格纳半导体有限会社
申请日： 2008-03-19 - 公布日： 2008-09-24 - 主分类号： H01L21/82 文献下载
摘要：本发明涉及一种光掩模以及利用该掩模来制造图像传感器的方法，图像传感器的制造方法包括在逻辑电路区域和像素区域中的在衬底上形成绝缘层；在绝缘层上形成光刻胶；图案化光刻胶以形成其中暴露像素区域中的绝缘层而不暴露逻辑电路区域中的绝缘层的光刻胶图案，其中在逻辑电路区域到像素区域的方向上光刻胶图案的厚度在像素区域与逻辑电路区域之间的界面区域中逐渐减小；和在光刻胶图案和绝缘层的蚀刻速率基本相同的条件下在绝缘层和光刻胶图案上实施回蚀刻工艺。
光掩模以及利用制造图像传感器方法

[发明专利]图像传感器-CN201210188624.1无效
发明人：南现熙;朴正烈 -专利权人：智慧投资II有限责任公司
申请日： 2008-03-19 - 公布日： 2012-12-12 - 主分类号： H01L27/146 文献下载
摘要：本发明涉及一种光掩模以及利用该掩模来制造图像传感器的方法，图像传感器的制造方法包括在逻辑电路区域和像素区域中的在衬底上形成绝缘层；在绝缘层上形成光刻胶；图案化光刻胶以形成其中暴露像素区域中的绝缘层而不暴露逻辑电路区域中的绝缘层的光刻胶图案，其中在逻辑电路区域到像素区域的方向上光刻胶图案的厚度在像素区域与逻辑电路区域之间的界面区域中逐渐减小；和在光刻胶图案和绝缘层的蚀刻速率基本相同的条件下在绝缘层和光刻胶图案上实施回蚀刻工艺。
图像传感器

[发明专利]绝缘栅型半导体装置及其制造方法-CN201280050172.9有效
发明人：小野沢勇一 -专利权人：富士电机株式会社
申请日： 2012-11-15 - 公布日： 2017-09-01 - 主分类号： H01L29/78 文献下载
摘要：公开了一种绝缘栅型半导体装置，所述绝缘栅型半导体装置中，在隔着栅绝缘膜（5a）填充有栅电极（6）的沟槽（10）之间的基板表面层上具备具有p基极区域（3）和n+发射极区域（4）并与发射极电极（8）导电接触的区域、以及通过其与发射极电极（8）之间夹设的绝缘膜（7）被电位绝缘的p型浮置区域（20）。所述绝缘栅型半导体装置被构造为p型浮置区域（20）的深度比沟槽（10）深，并且其杂质浓度低于p基极区域（3）的杂质浓度。
绝缘半导体装置及其制造方法

[发明专利]显示设备-CN202211662817.6在审
发明人：金光民;金阳完 -专利权人：三星显示有限公司
申请日： 2022-12-23 - 公布日： 2023-07-11 - 主分类号： H10K59/80 文献下载
摘要：一种显示设备包括：显示区域；周边区域，在所述显示区域外部；中间区域，在所述显示区域与所述周边区域之间；有机绝缘层，设置在所述显示区域、所述中间区域和所述周边区域中；像素电极，设置在所述有机绝缘层上并且设置在所述显示区域中；导电层，设置在所述有机绝缘层上，设置在所述周边区域中，并且包括开口；以及多个导电图案，设置在所述有机绝缘层上，设置在所述中间区域中，并且彼此间隔开。
显示设备

[其他]多层基板-CN201790001271.6有效
发明人：用水邦明;伊藤慎悟;森田勇;乡地直树 -专利权人：株式会社村田制作所
申请日： 2017-09-12 - 公布日： 2020-01-14 - 主分类号： H05K3/46 文献下载
摘要：本实用新型提供一种多层基板，具备：层叠体，将包含具有可挠性的第一绝缘基材层以及第二绝缘基材层的多个绝缘基材层层叠而形成，并具有第一区域以及第二区域；以及致动器用导体图案，至少形成在所述第一绝缘基材层，所述第一区域的所述绝缘基材层的层叠数比所述第二区域的所述绝缘基材层的层叠数多，所述第二绝缘基材层遍及所述第一区域和所述第二区域而形成，所述第一区域将所述第一绝缘基材层以及所述第二绝缘基材层层叠而形成，且在一部分具有包含所述致动器用导体图案而形成的致动器功能部，形成所述致动器用导体图案的所述第一绝缘基材层的厚度比所述第二绝缘基材层中的至少一个的厚度薄
绝缘基材层第一区域导体图案第二区域致动绝缘基材层叠数本实用新型多层基板层叠体功能部厚度比可挠性致动器

[发明专利]显示装置及其制造方法-CN200510058915.9有效
发明人：海东拓生;大植荣司;贺茂尚广;木村泰一;丝贺敏彦 -专利权人：株式会社日立显示器
申请日： 2005-03-24 - 公布日： 2005-09-28 - 主分类号： G02F1/133 文献下载
摘要：该制造方法是在基板的上面形成半导体层，在上述半导体层的上面形成绝缘膜，使用覆盖第1区域并使第2区域露出的掩膜，通过上述绝缘膜对上述第2区域的半导体层进行杂质的注入；在除去了上述掩膜后，将上述第1区域和第2区域的上述绝缘膜的表面刻蚀到残留第2区域的绝缘膜程度，由此，使上述第2区域的绝缘膜膜厚比上述第1区域的绝缘膜的膜厚薄。
显示装置及其制造方法

[发明专利]三维半导体存储器件-CN202011344617.7在审
发明人：韩太钟;高在康;金汶濬;金须钟;李承宪 -专利权人：三星电子株式会社
申请日： 2020-11-26 - 公布日： 2021-05-28 - 主分类号： H01L27/11575 文献下载
摘要：该器件可以包括：基板，包括单元阵列区域以及提供在单元阵列区域的端部处的连接区域；电极结构，从单元阵列区域延伸到连接区域，该电极结构包括顺序地堆叠在基板上的电极；提供在电极结构上的上绝缘层；提供在上绝缘层中并沿着电极延伸的第一水平绝缘层；以及提供在连接区域上以穿透上绝缘层和第一水平绝缘层的第一接触插塞。第一水平绝缘层可以包括具有比上绝缘层更好的耐蚀刻性能的材料。
三维半导体存储器件

首页
«上一页
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
下一页»
尾页
共 100000 条