“加藤浩朗”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果28个，建议您升级VIP下载更多相关专利

[发明专利]半导体装置-CN201910022277.7有效
发明人： 加藤浩朗 -专利权人：株式会社东芝;东芝电子元件及存储装置株式会社
申请日： 2019-01-10 - 公布日： 2023-09-19 - 主分类号： H01L29/78 文献下载
摘要：一实施方式的半导体装置具备第1电极、第1导电型的第1半导体区域、第2导电型的第2半导体区域、第1导电型的第3半导体区域、栅电极、及第2电极。第1半导体区域设置于第1电极上。上述第2半导体区域设置于第1半导体区域上。第3半导体区域设置于第2半导体区域的一部分上。栅电极具有第1部分及第2部分。第1部分在与从第1电极朝向第1半导体区域的第1方向垂直的第2方向上，隔着栅绝缘部而与第1半导体区域的一部分、第2半导体区域、及第3半导体区域相对。第2部分在与第1方向及第2方向垂直的第3方向上，与第1部分并列。第2部分在第2方向上隔着栅绝缘部而与第2半导体区域相对。第2部分的下端处于比第1半导体区域和第2半导体区域的交界面更上方的位置。
半导体装置

[发明专利]半导体装置-CN202210768821.4在审
发明人：下村纱矢;加藤浩朗;河井康宏;吉田裕史 -专利权人：株式会社东芝;东芝电子元件及存储装置株式会社
申请日： 2022-06-30 - 公布日： 2023-08-25 - 主分类号： H01L29/78 文献下载
摘要：根据一实施方式，半导体装置具备第一电极、第一导电型的第一半导体区域、第二导电型的第二半导体区域、第一导电型的第三半导体区域、导电体、栅极电极和第二电极。第一半导体区域设于第一电极之上。第二半导体区域设于第一半导体区域之上。第三半导体区域设于第二半导体区域的一部分之上。导电体经由绝缘部设于第一半导体区域中。导电体的下表面包含第一面和第二面，第一面平行于与从第一电极朝向第一半导体区域的第一方向正交的第二方向，第二面与第一面相连，且相对于第一方向以及第二方向倾斜。栅极电极设于绝缘部中，且在第二方向上隔着栅极绝缘层与第二半导体区域相对。第二电极设于第二半导体区域以及第三半导体区域之上。
半导体装置

[发明专利]半导体装置-CN202210781346.4在审
发明人：安武拓哉;加藤浩朗;川井博文;岸本裕幸 -专利权人：株式会社东芝;东芝电子元件及存储装置株式会社
申请日： 2022-07-04 - 公布日： 2023-08-22 - 主分类号： H01L29/78 文献下载
摘要：根据一实施方式半导体装置具备：第一电极；第一导电型的第一半导体区域；第二导电型的第二半导体区域；第一导电型的第三半导体区域；第一导电部；第一栅极电极；第二导电部；第二栅极电极；第一连接部；以及第二电极。第一导电部隔着第一绝缘部设于第一半导体区域之中。第一栅极电极在与第一方向垂直的第二方向上与第二半导体区域面对，第一方向是从第一电极朝向第一半导体区域的方向。第二导电部隔着第二绝缘部设于第一半导体区域之中。第二栅极电极在第二方向上与第二半导体区域面对。第一连接部设于比第二半导体区域以及第三半导体区域靠上方的位置，与第一栅极电极以及第二栅极电极相接。第二电极设于第二半导体区域以及第三半导体区域之上。
半导体装置

[发明专利]半导体装置及其制造方法-CN201910728972.5有效
发明人：下村纱矢;大野哲也;加藤浩朗 -专利权人：株式会社东芝;东芝电子元件及存储装置株式会社
申请日： 2019-08-08 - 公布日： 2023-08-22 - 主分类号： H01L29/78 文献下载
摘要：本发明涉及半导体装置及其制造方法。半导体装置具有第一电极、第一导电形的第一半导体区域、第二导电形的多个第二半导体区域、第一导电形的多个第三半导体区域、第一导电部、栅极电极、第二绝缘部和第二电极。第一导电部隔着第一绝缘部而设置在第一半导体区域中。栅极电极具有第一电极部分及第二电极部分。第二绝缘部在第一方向上设置在第一电极部分和第二电极部分之间。第二绝缘部包含第一绝缘部分和第二绝缘部分。第一绝缘部分越向第二方向则第一方向上的长度越短。第二绝缘部分位于第一绝缘部分之上，包含朝向第二方向而第一方向上的长度变长或一定的部分。第一绝缘部分的第二方向上的长度与第二绝缘部分的第二方向上的长度相比更长。
半导体装置及其制造方法

[发明专利]半导体装置及其制造方法-CN202010107193.6有效
发明人： 加藤浩朗;稻田充郎;白石达也;西胁达也;小林研也 -专利权人：株式会社东芝;东芝电子元件及存储装置株式会社
申请日： 2020-02-21 - 公布日： 2023-08-15 - 主分类号： H01L29/78 文献下载
摘要：实施方式提供能够获得高耐压、低导通电阻的半导体装置及其制造方法。实施方式的半导体装置具备：半导体部；电极，设置于上述半导体部上；及位于上述半导体部与上述电极之间的控制电极以及多个场电极。上述控制电极配置于第1沟槽的内部，从上述半导体部电绝缘。上述场电极配置于第2沟槽的内部，通过第3绝缘膜从上述半导体部电绝缘。上述第3绝缘膜包含第1绝缘部和比上述第1绝缘部薄的第2绝缘部。在上述多个场电极中的1个场电极与上述半导体部之间存在的第3绝缘膜中，上述第1绝缘部位于上述1个场电极和与上述1个场电极最接近的别的场电极之间。上述第2绝缘部与上述第1绝缘部相邻，位于上述1个场电极与其他场电极之间。
半导体装置及其制造方法

[发明专利]半导体装置及其制造方法-CN202210801790.8在审
发明人：马场祥太郎;雁木比吕;加藤浩朗;下村纱矢;佐藤慎吾 -专利权人：株式会社东芝;东芝电子元件及存储装置株式会社
申请日： 2022-07-07 - 公布日： 2023-06-20 - 主分类号： H01L29/78 文献下载
摘要：提供能够减少损耗的半导体装置及其制造方法。根据实施方式，半导体装置包含第1～第3电极、半导体部件、第1导电部件、连接部件、第1部件及绝缘部件。连接部件与第1导电部件电连接。第1部件设置于第3电极的第1电极部分与连接部件之间。第2导电区域在第1方向上的位置处于第3部分区域在第1方向上的位置与第1部件在第1方向上的位置之间。第1部件包含与第2导电区域所包含的元素不同的元素。
半导体装置及其制造方法

[发明专利]半导体装置-CN202111611750.9在审
发明人：马场祥太郎;加藤浩朗;下村纱矢;西胁达也 -专利权人：株式会社东芝;东芝电子元件及存储装置株式会社
申请日： 2021-12-27 - 公布日： 2023-03-10 - 主分类号： H01L29/78 文献下载
摘要：实施方式提供能够调整源极电阻的半导体装置。实施方式的半导体装置具备：第一电极；第二电极；半导体部件，设置于所述第一电极与所述第二电极之间；第三电极；多个第四电极；以及第五电极。所述第三电极设置于所述半导体部件内，在与从所述第一电极朝向所述第二电极的第一方向正交的第二方向上延伸。所述第四电极与所述第二电极连接，沿着所述第二方向被设置有多个。所述第五电极设置于所述半导体部件内的所述第一电极与所述多个第四电极之间，沿所述第二方向延伸，与所述多个第四电极连接，与所述第一电极分离。
半导体装置

[发明专利]半导体装置-CN202111001629.4在审
发明人：马场祥太郎;加藤浩朗;藤农佑树;富田幸太 -专利权人：株式会社东芝;东芝电子元件及存储装置株式会社
申请日： 2021-08-30 - 公布日： 2022-09-30 - 主分类号： H01L29/78 文献下载
摘要：实施方式的半导体装置具备：硅层，位于硅基板与上部电极之间，具有单元区域、侧面和位于单元区域与侧面之间的末端区域；以及多晶硅部，被埋入到硅层的末端区域，与硅层接触，结晶颗粒密度比硅层高，包含重金属。硅层具有设在单元区域及末端区域中、且第1导电型杂质浓度比硅基板低、包含与多晶硅部所包含的重金属相同种类的重金属的第1导电型的漂移层。末端区域不包含与上部电极接触的基底层、与上部电极接触的源极层及栅极电极。
半导体装置

[发明专利]半导体装置以及半导体装置的制造方法-CN202110811138.X在审
发明人：下村纱矢;加藤浩朗;西口俊史 -专利权人：株式会社东芝;东芝电子元件及存储装置株式会社
申请日： 2021-07-19 - 公布日： 2022-09-13 - 主分类号： H01L29/78 文献下载
摘要：实施方式主要涉及半导体装置以及半导体装置的制造方法。实施方式的半导体装置具有第一电极、第二电极、第一半导体区域、第二半导体区域、第三半导体区域、导电部、第一绝缘部、栅极电极、第二绝缘部以及第三绝缘部。第一半导体区域设置于第一电极与第二电极之间。第二半导体区域设置于第一半导体区域与第二电极之间。第三半导体区域设置于第二半导体区域与第二电极之间。导电部具有第一导电部和设置于第二电极侧且具有比第一导电部小的杂质浓度的第二导电部。第一绝缘部设置于第一导电部与第一半导体区域之间。栅极电极设置于第二半导体区域与第二导电部之间。第二绝缘部设置于第二导电部与栅极电极之间。第三绝缘部设置于第二半导体区域与栅极电极之间。
半导体装置以及制造方法

[发明专利]半导体装置及其制造方法-CN202110922399.9在审
发明人： 加藤浩朗;下村纱矢;马场祥太郎;稻田充郎;吉田裕史;河井康宏 -专利权人：株式会社东芝;东芝电子元件及存储装置株式会社
申请日： 2021-08-12 - 公布日： 2022-09-06 - 主分类号： H01L29/78 文献下载
摘要：实施方式涉及半导体装置及其制造方法。实施方式的半导体装置具备半导体部、第一～第三电极以及控制电极。所述第一电极设于所述半导体部的背面上，所述第二电极设于所述半导体部的表面侧。所述第三电极以及所述控制电极设于所述半导体部的沟槽的内部。所述控制电极包含第一控制部和第二控制部。所述半导体装置还具备第一～第三绝缘膜。所述第一绝缘膜设于所述控制电极与所述半导体部之间。所述第二绝缘膜覆盖所述第一控制部及所述第二控制部，所述第三绝缘膜设于所述第二电极与所述第二绝缘膜之间。所述第三绝缘膜包含在所述第一控制部与所述第二控制部之间延伸的部分，所述第三电极位于所述第一电极与所述第三绝缘膜的所述延伸的部分之间。
半导体装置及其制造方法

[发明专利]半导体装置-CN201810160548.0有效
发明人： 加藤浩朗;小林研也 -专利权人：株式会社东芝;东芝电子元件及存储装置株式会社
申请日： 2018-02-27 - 公布日： 2022-04-19 - 主分类号： H01L29/78 文献下载
摘要：实施方式的半导体装置具备漏极层、漂移层、基底区域、源极区域、沟槽、基底接触件区域、栅极区域及场板电极。漏极层在第1方向及第2方向上扩展。漂移层形成于上述漏极层的表面。基底区域形成于上述漂移层的表面。源极区域形成于上述基底区域的表面。沟槽形成为阵列状，从上述源极区域的表面贯通上述基底区域并到达上述漂移层。基底接触件区域沿着上述第2方向而形成，与上述沟槽不邻接地从上述源极区域的表面连接到上述基底区域。栅极区域在上述沟槽的内壁隔着绝缘膜而形成。场板电极在上述栅极区域的内侧隔着绝缘膜而形成，并形成为比上述栅极区域长。
半导体装置

[发明专利]半导体装置及其制造方法-CN202110176290.5在审
发明人： 加藤浩朗;河井康宏;稻田充郎;西口俊史 -专利权人：株式会社东芝;东芝电子元件及存储装置株式会社
申请日： 2021-02-07 - 公布日： 2022-03-18 - 主分类号： H01L29/78 文献下载
摘要：实施方式提供能够减少导通电阻的半导体装置及其制造方法。实施方式的半导体装置具备第一电极、第一导电型的第一半导体区域、第二导电型的第二半导体区域、第一导电型的第三半导体区域、绝缘部、导电部、栅极电极、以及第二电极。绝缘部在与从第一电极朝向第一半导体区域的第一方向垂直的第二方向上与第一半导体区域的一部分、第二半导体区域以及第三半导体区域并排。绝缘部包含沿第一方向交替地设置的多个第一绝缘部分以及多个第二绝缘部分。各个第一绝缘部分的第二方向上的外径比各个第二绝缘部分的第二方向上的外径长。导电部设于绝缘部中，在第二方向上与第一半导体区域并排。栅极电极设于绝缘部中，在第二方向上与第二半导体区域并排。
半导体装置及其制造方法

[发明专利]半导体装置及其制造方法-CN202110136019.9在审
发明人：马场祥太郎;小林勇介;加藤浩朗;西口俊史 -专利权人：株式会社东芝;东芝电子元件及存储装置株式会社
申请日： 2021-02-01 - 公布日： 2022-03-15 - 主分类号： H01L29/78 文献下载
摘要：实施方式提供可提高特性的半导体装置及其制造方法。根据实施方式，半导体装置包含第一导电部件、半导体部件、第二导电部件、第三导电部件、以及第一绝缘部件。半导体部件包含设于第一导电部件之上的第一半导体区域、设于第一半导体区域的一部分之上的第二半导体区域、以及设于所述第二半导体区域之上的第三半导体区域。第二半导体区域包含与所述第一半导体区域的一部分对置的第一面。所述第一面包含与第一绝缘部件相接的第一接触部分。第一面的下端部比第一接触部分靠下。第三半导体区域包含与第二半导体区域对置的第二面。第二面包含与第一绝缘部件相接的第二接触部分。第二面的下端部比第二接触部分靠下。
半导体装置及其制造方法

[发明专利]半导体装置-CN202010798593.6在审
发明人：富田幸太;加藤浩朗 -专利权人：株式会社东芝;东芝电子元件及存储装置株式会社
申请日： 2020-08-11 - 公布日： 2021-09-17 - 主分类号： H01L29/06 文献下载
摘要：半导体装置具有半导体部、所述半导体部的背面上的第一电极及表面上的第二电极、控制电极、第三电极、第一～第三绝缘部。所述控制电极、所述第三电极配置于所述半导体部和所述第二电极之间的沟槽的内部。所述第一绝缘部将所述控制电极从所述半导体部电绝缘，所述第二绝缘部将所述第三电极从所述半导体部电绝缘。所述第三绝缘部将所述第三电极从所述控制电极电绝缘。所述第二绝缘部包括第一、第二绝缘膜及第三绝缘膜的一部分。所述第一绝缘膜位于所述半导体部和所述第三电极之间，所述第二绝缘膜位于所述第一绝缘膜和所述第三电极之间。所述第三绝缘膜包括位于所述第一绝缘膜和所述第二绝缘膜之间的第一部分和在所述第三绝缘部中延伸的第二部分。
半导体装置

[发明专利]半导体装置及其制造方法-CN201810163425.2有效
发明人：下村纱矢;西口俊史;加藤浩朗;小林研也;河野孝弘;大野哲也 -专利权人：株式会社东芝;东芝电子元件及存储装置株式会社
申请日： 2018-02-27 - 公布日： 2021-08-17 - 主分类号： H01L29/06 文献下载
摘要：本发明的实施方式提供栅极区域中的接触电阻低的半导体装置及其制造方法。实施方式的半导体装置具备第一导电型的漏极层、第一导电型的漂移层、第二导电型的基底区域、第一导电型的源极区域、场板电极、栅极区域和第三绝缘膜。漂移层被形成在漏极层的上表面。基底区域被形成在漂移层的上表面。场板电极在从源极区域的上表面贯通基底区域而到达漂移层的沟槽内沿着沟槽隔着第一绝缘膜而形成。栅极区域在沟槽内隔着第二绝缘膜形成，并且，形成为在沿着沟槽的方向上在上表面具有凹部的U形，在U形的双方的端部各自的上表面上，凹部侧即内侧的端部的位置比第二绝缘膜侧即外侧的端部的位置更高。第三绝缘膜在源极区域及栅极区域的上表面及凹部内形成。
半导体装置及其制造方法

1
2
下一页»
尾页
共 28 条