“算术逻辑”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果143316个，建议您升级VIP下载更多相关专利

[发明专利]处理器-CN200510055791.9无效
发明人：瓜生士郎;若吉光春 -专利权人：富士通株式会社
申请日： 2005-03-21 - 公布日： 2006-01-04 - 主分类号： G06F15/76 文献下载
摘要：处理器通过切换多个算术逻辑单元模块之间的连接结构来执行预定的运算处理。算术逻辑单元模块中的每一个都包括多个算术逻辑单元。所述算术逻辑单元模块包括第一算术逻辑单元模块和第二算术逻辑单元模块，所述第一算术逻辑单元模块包括多个执行各种运算处理的算术逻辑单元，并且所述第二算术逻辑单元模块包括多个算术逻辑单元，这些算术逻辑单元所能执行的运算处理与第一算术逻辑单元模块相比是有限的
处理器

[发明专利]绘图处理装置及其处理指令、数据和逻辑单元操作的方法-CN200710006756.7有效
发明人：焦阳;何建德 -专利权人：威盛电子股份有限公司
申请日： 2007-02-06 - 公布日： 2007-10-17 - 主分类号： G06T1/20 文献下载
摘要：本发明提供一种绘图处理装置以于多个算术逻辑单元中处理指令及数据。此装置包括：多个算术逻辑单元，以平行处理独立的指令。预处理逻辑单元，以由一暂存盘接收指令及相关数据，以指向所述算术逻辑单元其中的一处理，该预处理逻辑单元选择性地格式化所接收指令，用以传送至所述算术逻辑单元。此外，还有后处理逻辑单元，接收所述算术逻辑单元输出的数据，并将所接收数据传送及写回至该暂存盘，该后处理逻辑单元选择性地格式化所述算术逻辑单元输出的数据，以传送至该暂存文件，如通过一单一算术逻辑单元输出数据
绘图处理装置及其指令数据逻辑单元操作方法

[发明专利]用于处理任意宽度数据的算术逻辑单元及其处理方法-CN200910163703.5无效
发明人：程旭;张良;佟冬;李险峰 -专利权人：北京北大众志微系统科技有限责任公司
申请日： 2009-08-14 - 公布日： 2010-03-31 - 主分类号： G06F7/57 文献下载
摘要：本发明公开了一种用于处理任意宽度数据的算术逻辑单元及其处理方法，该逻辑单元包括通用算术逻辑单元，还包括：第一移位器A，用于对第一源操作数进行预处理，并将预处理结果输出至通用算术逻辑单元的输入端口A；第二移位器B，用于对第二源操作数进行预处理，并将预处理结果输出至通用算术逻辑单元的输入端口B；第三移位器C，用于通用算术逻辑单元的输出数据进行后处理；通用算术逻辑单元对第一移位器A、第二移位器B的预处理结果执行算术逻辑运算本发明可以处理操作数位宽小于通用算术逻辑单元数据宽度的任意操作数。
用于处理任意宽度数据算术逻辑单元及其方法

[发明专利]一种基于并行数据通道的数字信号处理器-CN201210142247.8无效
发明人：刘大可;王建;猷阿·索;安德里雅思·卡尔松 -专利权人：刘大可
申请日： 2012-05-09 - 公布日： 2012-10-03 - 主分类号： G06F9/38 文献下载
摘要：本发明提供一种基于并行数据通道的数字信号处理器，其并行数据通道依次包括：并行乘法单元，由多个并行乘法器构成，执行多路实数乘法或复数乘法，可执行旁路操作；并行运算单元组，包括多个算术逻辑单元，为由多级算术逻辑通道及由每层之间所述多个算术逻辑单元互联构成的交换网络连接，每一级算术逻辑通道由多个并行算术逻辑单元执行并行算术逻辑操作，上一级算术逻辑通道的运算结果可通过交换网络传递至下一级算术逻辑通道，每个算术逻辑单元用于进行加法、减法、比较、移位，或绝对值操作，该层可执行旁路操作
一种基于并行数据通道数字信号处理器

[发明专利]一种阵列算术逻辑单元结构-CN200810068126.7无效
发明人：王新安;戴鹏;周丹;叶兆华;黄维;刘彦亮;魏来 -专利权人：北京大学深圳研究生院
申请日： 2008-06-27 - 公布日： 2008-12-10 - 主分类号： G06F7/575 文献下载
摘要：本发明公开了一种阵列算术逻辑单元结构，包括通过互联总线相连的复数个算术逻辑单元簇、至少两个交换开关以及至少两个算法控制单元，算术逻辑单元簇各包含至少两个算术逻辑单元，交换开关包括互联开关和配置单元，互联开关设置在算术逻辑单元簇之间的互联总线上，配置单元与算法控制单元相连，算法控制单元用于控制配置单元生成运算功能配置和连接配置，互联开关根据连接配置确定其与算术逻辑单元簇中的各算术逻辑单元的连接关系，各算术逻辑单元根据运算功能配置对指定的输入数据进行指定的运算本发明的阵列算术逻辑单元结构规模和功能可灵活配置，能够支撑不同特定算法处理的ASIC实现，提升了设计效率和效果，降低了设计研发费用。
一种阵列算术逻辑单元结构

[发明专利]无需先验知识的逻辑功能更正方法、装置、设备及介质-CN202310871375.4有效
发明人：魏星;刁屹;林德基 -专利权人：奇捷科技（深圳）有限公司
申请日： 2023-07-17 - 公布日： 2023-10-17 - 主分类号： G06F30/327 文献下载
摘要：本申请涉及无需先验知识的逻辑功能更正方法、装置、设备及介质；针对现有技术无法准确提取算术逻辑及分割网表的不足，所采用的方案为：首先，读取参考网表和目标网表；接着，通过预设的逻辑信息提取算法提取参考网表的第一算术逻辑边界信息，并提取目标网表的第二算术逻辑边界信息；接着，根据第一算术逻辑边界信息和第二算术逻辑边界信息，对目标网表和参考网表进行关键点匹配；接着，判断关键点匹配是否成功；接着，若关键点匹配成功，根据关键点匹配内容、第一算术逻辑边界信息以及第二算术逻辑边界信息，对目标网表和参考网表进行分割，得到分割后的目标网表、分割后的参考网表。前述方案可以准确提取算术逻辑及分割网表。
无需先验知识逻辑功能更正方法装置设备介质

[发明专利]运算方法、装置、芯片、设备和介质-CN202211067400.5在审
发明人：李慧敏;王京;漆维;欧阳剑 -专利权人：昆仑芯（北京）科技有限公司
申请日： 2022-09-01 - 公布日： 2022-12-16 - 主分类号： G06F7/57 文献下载
摘要：实现方案为：响应于确定目标运算类型为算术逻辑运算和查表运算的组合，获取第一数量的待输入值；将第一数量的待输入值分别输入第一数量的算术逻辑单元，以得到第一数量的算术逻辑单元各自输出的算术逻辑运算结果；以及将第一数量的算术逻辑运算结果分别输入第一数量的查表单元，以得到第一数量的查表单元各自输出的查表运算结果；响应于确定目标运算类型为非算术逻辑运算，获取第二数量的待输入值；以及将第二数量的待输入值分别输入第二数量的非算术逻辑单元，以得到第二数量的非算术逻辑单元各自输出的非算术逻辑运算结果
运算方法装置芯片设备介质

[发明专利]处理器、计算芯片和计算设备-CN202311077779.2在审
发明人：王丹阳;翟云;范志军;杨作兴 -专利权人：深圳比特微电子科技有限公司
申请日： 2023-08-25 - 公布日： 2023-09-22 - 主分类号： G06N3/063 文献下载
摘要：公开了一种处理器，其包括：N个寄存器；算术逻辑单元，包括多个算术逻辑子单元，每个算术逻辑子单元执行一种运算，其输入耦接到N个寄存器的输出；以及N个多路复用器，每个多路复用器的输入耦接到每个算术逻辑子单元的输出，每个多路复用器根据控制信号选择对应的一个算术逻辑子单元的输出，每个算术逻辑子单元包括：选择模块，耦接到N个寄存器的输出，根据控制信号选择对应的一个寄存器的输出并将其传递到运算模块，或者不选择任何一个寄存器的输出并将预定值传递到运算模块；以及运算模块，针对选择模块传递的寄存器的输出进行运算，其中，N是大于或等于2且小于或等于算术逻辑子单元的数量的整数。
处理器计算芯片设备

[发明专利]一种运算单元及包含该单元的基站设备-CN200810057604.4无效
发明人：昆仑 -专利权人：大唐移动通信设备有限公司
申请日： 2008-02-03 - 公布日： 2009-08-05 - 主分类号： H04W88/08 文献下载
摘要：本发明公开了一种运算单元，包括：实部输入端口，用于接收复数操作数的实部数据；虚部输入端口，用于接收复数操作数的虚部数据；算术逻辑单元，与所述实部输入端口和虚部输入端口相连，包括若干运算器，各运算器的组合完成对复数操作数的算术逻辑处理；寄存器组，包括若干寄存器，用于保存所述实部输入端口和虚部输入端口接收到的数据，及算术逻辑单元对该数据的各种算术逻辑处理结果。设置专门用于接收复数操作数的输入端口，及与该输入端口相连的算术逻辑单元，所述算术逻辑单元用于对输入的复数操作数进行算术逻辑处理。适合对移动通信数据的处理，从而提高了运算处理速度。
一种运算单元包含基站设备

[发明专利]用于结构化ASIC的嵌入式算术块-CN202211466299.0在审
发明人：桑卡兰·梅农;马丁·朗格默;穆斯坦西尔·法纳斯瓦拉;库尔迪普·西姆哈 -专利权人：英特尔公司
申请日： 2022-11-22 - 公布日： 2023-06-27 - 主分类号： G06F30/394 文献下载
摘要：本公开涉及用于结构化ASIC的嵌入式算术块。提供了一种集成电路，该集成电路包括通孔经配置的结构化逻辑电路和嵌入式算术块，该嵌入式算术块与通孔经配置的结构化逻辑电路接口连接以执行算术功能。该嵌入式算术块包括至少一个单片算术电路，与由通孔经配置的结构化逻辑电路形成的类似电路相比，该至少一个单片算术电路能够更高效地执行算术功能或占用更少的管芯空间。
用于结构 asic 嵌入式算术

[发明专利]用于处理大数据集的系统和方法-CN202111246518.X在审
发明人：薛菲;朱峰;郑宏忠;李双辰 -专利权人：平头哥（上海）半导体技术有限公司
申请日： 2021-10-26 - 公布日： 2022-04-08 - 主分类号： G11C16/04 文献下载
摘要：所述装置包括：非易失性存储器单元的块阵列，位于集成电路管芯上；以及算术逻辑单元，位于集成电路管芯上，算术逻辑单元耦合到块阵列。算术逻辑单元用于响应于从集成电路管芯外部接收的指令对块阵列的内容执行算术逻辑运算。非易失性存储器单元可以包括NAND型闪存单元。
用于处理数据系统方法

[发明专利]算术逻辑单元-CN202180013275.7在审
发明人： V·S·拉梅什;A·波特菲尔德;R·C·墨菲 -专利权人：美光科技公司
申请日： 2021-02-01 - 公布日： 2022-11-25 - 主分类号： G06F9/30 文献下载
摘要：描述了与算术逻辑电路系统相关的系统、设备和方法。一种利用此类算术逻辑电路系统的方法可包括使用处理装置、使用以假定格式进行格式化的一或多个向量来实行第一运算。
算术逻辑单元

[发明专利]算术逻辑单元-CN201310529403.0有效
发明人：吉尔·伊斯雷尔·多贡;尤斯·阿尔贝里;约瑟夫·克雷宁 -专利权人：无比视视觉技术有限公司
申请日： 2013-10-31 - 公布日： 2018-12-14 - 主分类号： G06F7/57 文献下载
摘要：本发明涉及一种算术逻辑单元ALU，其包括被连接到多个数据通道以驱动第一数据到数据通道的第一路由网格；被连接到数据通道以驱动第二数据到数据通道的第二路由网格。
算术逻辑单元

[发明专利]算术逻辑单元-CN201811377785.9有效
发明人：吉尔·伊斯雷尔·多贡;尤斯·阿尔贝里;约瑟夫·克雷宁 -专利权人：无比视视觉技术有限公司
申请日： 2013-10-31 - 公布日： 2023-08-18 - 主分类号： G06F7/57 文献下载
摘要：本发明涉及一种算术逻辑单元ALU，其包括被连接到多个数据通道以驱动第一数据到数据通道的第一路由网格；被连接到数据通道以驱动第二数据到数据通道的第二路由网格。
算术逻辑单元

[发明专利]数字运算单元-CN95105476.7无效
发明人：李芳远;林泳宪 -专利权人：三星电子株式会社
申请日： 1995-05-09 - 公布日： 2002-10-23 - 主分类号： G06F7/00 文献下载
摘要：数字运算单元包括可从第一和第二输入端得到两数据的算术逻辑单元，多个存储运算结果的寄存器，许多联接在算术逻辑单元和多个寄存器之间控制数据传输的第一开关装置，许多联接在多个寄存器和算术逻辑单元第一输入端之间的第二开关装置，许多联接在多个寄存器和算术逻辑单元第二输入端之间的第三开关装置。本数字运算单元不扩展内存，就可容易地完成多种复杂的算术逻辑运算，并能减少数据移动，从而提高整体运算速度。
数字运算单元

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
下一页»
尾页
共 100000 条