“点浮栅”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果1078505个，建议您升级VIP下载更多相关专利

[发明专利]EEPROM模型电路及建模方法、仿真方法及测试结构-CN201610664771.X有效
发明人：林曦;沈忆华;潘见 -专利权人：中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司
申请日： 2016-08-12 - 公布日： 2021-04-02 - 主分类号： G06F30/367 文献下载
摘要：一种EEPROM模型电路及建模方法、仿真方法及测试结构，EEPROM模型电路包括：电容，所述电容为浮栅与控制栅构成的耦合电容，所述电容具有相对的浮栅节点以及控制栅节点；由源极、漏极以及栅极构成的MOS管，所述MOS管具有源极节点、漏极节点以及栅极节点，栅极节点与浮栅节点相连，源极节点与所述漏极节点之间的电流为源漏电流，所述浮栅节点与源极节点之间的电压为浮源压差；电流源，电流源具有相对的第一节点以及第二节点，第一节点与源极节点相连，所述第二节点与所述浮栅节点相连，其中，所述电流源的电流大小与所述源漏电流以及所述浮源压差相关。
eeprom 模型电路建模方法仿真测试结构

[发明专利]一种基于量子点的有机场效应晶体管浮栅型存储器及其制备方法-CN201811347483.7在审
发明人：李焕群;王睿;魏贤虎;周楠 -专利权人：中通服咨询设计研究院有限公司
申请日： 2018-11-13 - 公布日： 2019-03-29 - 主分类号： H01L51/10 文献下载
摘要：本发明公开了一种基于量子点的有机场效应晶体管浮栅型存储器，它自下而上依次包括衬底、形成于该衬底之上的栅电极、栅绝缘层、量子点薄膜层、有机半导体层和在有机半导体层上形成的源漏电极；所述量子点薄膜层与栅绝缘层之间设有聚合物修饰层，所述量子点薄膜层与有机半导体层之间设有浮栅层。本发明基于量子点的有机场效应晶体管浮栅型存储器从材料和器件结构入手，在此基础上对薄膜形貌进行调控，提升器件的存储性能，所制备的浮栅层和钙钛矿量子点层能够降低器件的操作电压，改善器件的存储性能，并具有低操作电压
量子点有机场效应晶体管浮栅型存储器有机半导体层薄膜层存储性能栅绝缘层浮栅层衬底制备低操作电压聚合物修饰薄膜形貌操作电压降低器件量子点层器件结构提升器件源漏电极钙钛矿高数据高响应栅电极存储调控

[发明专利]纵向量子点－浮栅尖端结构、制备方法和存储器-CN200510012184.4无效
发明人：邓宁;潘立阳;刘志弘;陈培毅;魏榕山 -专利权人：清华大学
申请日： 2005-07-15 - 公布日： 2005-12-21 - 主分类号： H01L29/788 文献下载
摘要：纵向量子点－浮栅尖端结构、制备方法和存储器属于存储器设计技术领域。该结构特征是，在衬底上方还有一层SiGe量子点，多晶硅浮栅的下部为尖端结构。多晶硅浮栅下部的尖端与SiGe量子点的顶端是自对准的。该结构的制备方法包含：在Si衬底上制备SiGe量子点；在SiGe量子点上外延生长硅薄膜；干氧氧化，在量子点正上方形成与量子点纵向自对准的凹坑；在氧化层上淀积多晶硅浮栅，形成与SiGe量子点自对准的浮栅尖端结构
纵向量子尖端结构制备方法存储器

[发明专利]存储器结构及其形成方法-CN202210006252.X在审
发明人：王进峰;张剑;熊伟;陈华伦 -专利权人：华虹半导体（无锡）有限公司
申请日： 2022-01-04 - 公布日： 2022-04-15 - 主分类号： H01L27/11521 文献下载
摘要：一种存储器结构及其形成方法，其中存储器结构包括：衬底；位于所述衬底上的两个相互分立的浮栅结构，两个所述浮栅结构之间具有第一开口，所述浮栅结构包括第一浮栅部、以及位于所述第一浮栅部上的第二浮栅部，所述第一开口暴露出所述第一浮栅部的侧壁和所述第二浮栅部的侧壁，且所述第一浮栅部的侧壁相对于所述第二浮栅部的侧壁凹陷；位于每个所述浮栅结构上的控制栅结构，两个所述控制栅结构之间具有第二开口；位于所述第一开口和所述第二开口内的字线结构。由于所述第二浮栅部相对于所述第一浮栅部是错位堆叠，使得后续形成的字线结构在包覆所述浮栅结构的侧壁时，会与所述第二浮栅部之间形成三个擦除位点，以提升存储器结构的擦除性能。
存储器结构及其形成方法

[发明专利]一种可用于存储单元的多层量子点结构浮置栅-CN200710099175.2有效
发明人：刘东屏;赵静;莎麦菈;韩秀峰;陈坤基 -专利权人：中国科学院物理研究所;南京大学
申请日： 2007-05-15 - 公布日： 2008-11-19 - 主分类号： H01L29/423 文献下载
摘要：本发明涉及一种可用于存储单元的多层量子点结构浮置栅，包括一下部缓冲层，及在其上依次生长的第一量子点生长层、第一填充介质层、中间层、第二量子点生长层、第二填充介质层和顶部填埋保护层；所述的用于存储单元的多层量子点结构浮置栅的横截面为矩形环本发明还涉及一种以上述多层量子点结构浮置栅为存储单元的基于多层量子点的抗辐射非易失性存储器和微磁性传感器。本发明提供的用于存储单元的多层量子点结构浮置栅，及基于此的抗辐射非易失性存储器和微磁性传感器克服了漏电问题、解决了量子点间耦合所造成的信息存储失效问题，且具有抗辐射能力。
一种用于存储单元多层量子结构浮置栅

[发明专利]3D架构水平非晶硅沟道的硅量子点闪存及其制备方法-CN202111680291.X在审
发明人：马忠元;冷康敏;朱旭;陈坤基;徐骏;徐岭;李伟 -专利权人：南京大学
申请日： 2021-12-31 - 公布日： 2023-07-14 - 主分类号： H10B41/30 文献下载
摘要：本发明涉及3D架构水平非晶硅沟道的硅量子点闪存及其制备方法，属于非挥发性存储器技术领域。该存储器的特征在于：以多层非晶硅作为存储器件沟道，并以氧化硅作为隔离层，所述非晶硅两端作为浮栅存储器沟道的源漏电极，所述硅量子点浮栅由隧穿层、纳米硅层和高K介质控制层组成；在控制层表面沉积金属层，形成栅电极；本发明与当前的微电子工艺技术相兼容，硅量子点浮栅存储器由于其分立电荷存储的优势，在写入和擦除过程中电荷可以独立存储在彼此分立的纳米硅中，另外纳米硅浮栅存储器的隧穿层较薄，可以在较小的工作电压下完成写入和擦除的工作
架构水平非晶硅沟道量子闪存及其制备方法

[发明专利]薄膜晶体管及其制备方法-CN201510661910.9在审
发明人：徐晓娜 -专利权人：京东方科技集团股份有限公司
申请日： 2015-10-14 - 公布日： 2015-12-09 - 主分类号： H01L29/786 文献下载
摘要：本发明提供一种薄膜晶体管及其制备方法，属于薄膜晶体管技术领域，其可解决现有的双栅或浮栅结构的薄膜晶体管结构复杂、制备工艺麻烦的问题。本发明的薄膜晶体管包括：有源区；栅极和栅绝缘层，所述栅极和栅绝缘层设于有源区上下两侧中的一侧；设于所述有源区上下两侧中另一侧的浮栅层，所述浮栅层包括量子点。
薄膜晶体管及其制备方法

[发明专利]一种具有宽光谱响应的突触晶体管器件及其制备方法-CN202211354772.6在审
发明人：黄佳;张钧尧 -专利权人：同济大学
申请日： 2022-11-01 - 公布日： 2023-01-31 - 主分类号： H10K30/65 文献下载
摘要：一种具有宽光谱响应的突触晶体管器件，其特征在于，包括：浮栅层，用于捕获不同波长的光信号从而产生光生载流子；隧穿层，设置在浮栅层上，用于储存浮栅层内产生的光生载流子；有源层，设置在隧穿层上，用于传输电荷载流子和光生载流子；源漏电极，两个源漏电极对称设置在有源层上，用于提供驱动电压，驱动有源层中电荷载流子和光生载流子的流动，形成回路；基底，设置在突触晶体管器件最底端，用于作为制备突触晶体管器件的基础；栅电极，设置在基底上，用于诱导出有源层中的电荷载流子；绝缘层，设置在栅电极与浮栅层之间，用于隔绝栅电极和有源层的导通，其中，浮栅层的材料为具有宽光谱响应的量子点，浮栅层与有源层之间形成异质结结构。
一种具有光谱响应突触晶体管器件及其制备方法

[发明专利]一种弱光探测结构及其制备方法-CN202210688323.9在审
发明人：张秀娟;揭建胜;邓巍;阮小斌 -专利权人：苏州大学
申请日： 2022-06-16 - 公布日： 2022-09-20 - 主分类号： H01L51/42 文献下载
摘要：所述弱光探测结构包括绝缘层、形成在所述绝缘层上的浮栅层以及形成在所述浮栅层上的有源层；所述绝缘层的与所述浮栅层接触的表面形成有作为电子陷阱态的材料层，所述浮栅层由基体层以及分散在所述基体层内的硫化铅量子点组成，所述基体层的材料选择为绝缘的聚合物材料，且能够使得所述硫化铅量子点均匀分散在其内。本发明的方案无需有源层和电荷存储层的能级匹配，而且器件迁移率和稳定性不受影响，同时，有源层的材料可以在平整的浮栅层表面生长，形成高度有序的晶态薄膜，有利于提高器件迁移率，并且降低亚阈值摆幅，从而增加光电流
一种弱光探测结构及其制备方法

[发明专利]电可编程可擦除非易失存储点的编程方法及相应存储设备-CN201010599041.9无效
发明人：弗朗索瓦·塔耶特 -专利权人： ST微电子(鲁塞)有限公司
申请日： 2010-12-10 - 公布日： 2011-06-15 - 主分类号： G11C16/02 文献下载
摘要：本发明提供一种电可编程可擦除非易失存储点的编程方法及相应存储设备。电可编程可擦除非易失性存储点可以具有连接到位线和地线的至少一个浮置栅晶体管，并且能够利用编程电压被编程。在所述存储点的擦除阶段，第一负电压可以施加于位线和地线。所述第一电压的绝对值可以小于PN二极管的阈值。小于所述编程电压的第二正电压可以施加于浮置栅晶体管的控制栅。所述第二电压与所述第一电压之差可以等于所述编程电压，并且在写入阶段，所述第一负电压可以施加于浮置栅晶体管的控制栅，并且所述第二电压可以施加于位线。
可编程除非存储编程方法相应设备

[发明专利]一种含钙钛矿量子点的非晶氧化物浮栅晶体管的制备方法-CN202111148165.X在审
发明人：刘苏熤;万青 -专利权人：南京大学
申请日： 2021-09-29 - 公布日： 2022-02-25 - 主分类号： H01L29/24 文献下载
摘要：本发明公开了一种含钙钛矿量子点的非晶氧化物浮栅晶体管的制备方法。属于半导体行业存储器技术和光探测技术领域，所述铟镓锌氧薄膜晶体管存储器或者光电探测器的结构从上到下依次为源漏电极、沟道层、隧穿绝缘介质层、浮栅层、栅绝缘层、栅电极和衬底。其中沟道层采用的是非晶氧化物，浮栅层采用的是钙钛矿量子点薄膜。
一种含钙量子氧化物晶体管制备方法

[发明专利]一种风能驱动漂浮固体垃圾环保回收系统-CN201611009414.6在审
发明人：刘海飞 -专利权人：刘海飞
申请日： 2016-11-16 - 公布日： 2017-02-15 - 主分类号： E02B15/10 文献下载
摘要：本发明涉及一种风能驱动漂浮固体垃圾环保回收系统，包括有风车动力系统、浮栅系统和打捞传送系统，打捞传送系统连接风车动力系统与水面浮栅系统，并设置于浮栅系统的V斗型底部；本发明是利用风车动力系统将风能转化为动能，作为整个回收系统的动力来源，做到了无碳环保，低成本运营的创新点，浮栅系统利用水流流向与动力，将水面漂浮垃圾进行自动归集，打捞传送系统实现打捞传送上岸自动化，高效低成本，对漂浮固体垃圾打捞效率是传统打捞船无法比拟的
一种风能驱动漂浮固体垃圾环保回收系统

[发明专利]3D架构垂直沟道纳米硅环栅存储器的制备方法-CN202111635960.1在审
发明人：马忠元;陈坤基;徐骏;徐岭;李伟 -专利权人：南京大学
申请日： 2021-12-29 - 公布日： 2023-07-14 - 主分类号： H01L29/06 文献下载
摘要：本发明涉及一种3D环栅量子点存储器，属于非挥发性存储器技术领域。该存储器的特征在于：其特征在于：以非晶硅作为存储器件沟道，所述非晶硅纳米柱的上下两端作为浮栅存储器沟道的源漏电极，以及环绕在非晶硅柱侧壁的纳米硅浮栅层，所述纳米硅浮栅由隧穿层、纳米硅层和高K介质控制层组成；在控制层表面沉积金属层，形成栅电极；本发明与当前的微电子工艺技术相兼容，纳米硅浮栅存储器由于其分立电荷存储的优势，在写入和擦除过程中电荷可以独立存储在彼此分立的纳米硅中，另外纳米硅浮栅存储器的隧穿层较薄
架构垂直沟道纳米硅环栅存储器制备方法

[发明专利]一种针对浮栅的漏电点定位方法-CN201810356398.0有效
发明人：苏秋雷;李桂花;仝金雨;蔚倩倩;杜晓琼 -专利权人：武汉新芯集成电路制造有限公司
申请日： 2018-04-19 - 公布日： 2020-06-26 - 主分类号： G01R31/12 文献下载
摘要：本发明涉及半导体技术领域，尤其涉及一种针对浮栅的漏电点定位方法，包括：步骤S1，提供一浮栅器件；步骤S2，采用一第一刻蚀工艺去除金属连线层；步骤S3，采用一第二刻蚀工艺去除隔离层；步骤S4，采用一第三刻蚀工艺去除保护层；步骤S5，采用一第四刻蚀工艺去除控制栅层；步骤S6，采用一切割工艺对浮栅层连同复合绝缘层进行纵向切割，形成相互分隔的多个切割块；步骤S7，采用电子/离子注入工艺对每个切割块的上表面进行注入，并根据每个切割块的明暗情况对漏电点进行定位；其中，第四刻蚀工艺为采用胆碱溶液的湿法刻蚀工艺；能够精确定位至复合绝缘层中，进而精确定位浮栅中漏电点的位置，保证了击穿电压测试的有效性。
一种针对漏电定位方法

[发明专利]浮栅晶体管的制作方法-CN201210238222.8有效
发明人：何其旸 -专利权人：中芯国际集成电路制造（上海）有限公司
申请日： 2012-07-10 - 公布日： 2014-01-29 - 主分类号： H01L21/336 文献下载
摘要：一种浮栅晶体管的制作方法，包括：提供衬底；在所述衬底上依次形成栅氧化层和牺牲层；对所述牺牲层进行图形化处理，去除与栅极区域对应的牺牲层；在剩余的牺牲层和栅氧化层上形成纳米硅量子点晶粒阵列；去除剩余的牺牲层及其上面的纳米硅量子点晶粒阵列；在所述栅氧化层和剩余的纳米硅量子点晶粒阵列上依次形成介质层和控制栅层；依次对所述控制栅层、所述介质层和所述栅氧化层进行图形化处理，形成栅极结构。
晶体管制作方法

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
下一页»
尾页
共 100000 条