“源漏准”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果758103个，建议您升级VIP下载更多相关专利

[发明专利]一种准SOI场效应晶体管器件的制备方法-CN200410049912.4有效
发明人：田豫;黄如;卜伟海;周发龙 -专利权人：北京大学
申请日： 2004-06-18 - 公布日： 2005-03-16 - 主分类号： H01L21/335 文献下载
摘要：本发明公开了一种准SOI场效应晶体管器件的制备方法，首先利用刻槽氧化的方法直接形成准SOI场效应晶体管源漏区的L型隔离层结构，这样隔离层结构的高度宽度可以分别通过槽的深度以及氧化时间精确控制。再选择外延形成晶体管沟道和源漏区，因此可以实现源漏区与沟道区的理想连接，先形成隔离层后形成沟道区，从而可以避免由于后形成“L”型隔离层影响沟道区与源漏区的连接问题。最后，通过侧墙定义形成栅结构，自对准实现源漏。因此可以通过侧墙厚度，准确控制源漏区的位置，从而可以实现真正意义上的准SOI结构。本发明提出的方法工艺实现简单，与传统的CMOS工艺兼容，可控性好，易于可以实现真正的准SOI结构。
一种 soi 场效应晶体管器件制备方法

[发明专利]制备准SOI源漏场效应晶体管器件的方法-CN201310697719.0有效
发明人：黄如;樊捷闻;黎明;杨远程;宣浩然 -专利权人：北京大学
申请日： 2013-12-18 - 公布日： 2014-03-26 - 主分类号： H01L21/336 文献下载
摘要：本发明公开一种制备准SOI源漏场效应晶体管器件的方法，包括如下步骤：形成器件的有源区；形成器件的栅叠层结构；形成源漏延伸区的掺杂，并在栅叠层两侧形成第一层侧墙；形成凹陷的源漏结构；形成准SOI源漏隔离层；原位掺杂外延第二半导体材料源漏，并进行退火激活；若采用后栅工艺则去掉之前的假栅，重新进行高k金属栅的淀积；形成接触和金属互联。本发明所述方法能很好地与现有CMOS工艺兼容，具有工艺简单、热预算较小的特点，相比传统的场效应晶体管，依据本发明所述方法制备的准SOI源漏场效应晶体管器件能有效降低泄漏电流，减小器件的功耗。
制备 soi 场效应晶体管器件方法

[发明专利]制备源漏准SOI多栅结构器件的方法-CN201310103543.1有效
发明人：黎明;樊捷闻;李佳;许晓燕;黄如 -专利权人：北京大学
申请日： 2013-03-28 - 公布日： 2013-06-12 - 主分类号： H01L21/336 文献下载
摘要：本发明公布了一种制备源漏准SOI多栅结构器件的方法，包括：形成Fin条形状的有源区；形成STI氧化隔离层；形成多晶硅假栅结构；形成源漏延伸区结构；形成源漏准SOI结构；形成高k金属栅结构。
制备源漏准 soi 结构器件方法

[发明专利]一种源极驱动控制电路及其控制方法-CN201210303541.2有效
发明人：邓建;赵晨;黄秋凯 -专利权人：矽力杰半导体技术(杭州)有限公司
申请日： 2012-08-24 - 公布日： 2012-12-19 - 主分类号： H02M1/08 文献下载
摘要：依据本发明的一种源极驱动控制电路及其控制方法，克服了现有技术中由于辅助绕组的存在而难以集成以及准谐振控制的精确度不高的问题。具体包括箝位电路、谷底电压检测电路和源极电压控制电路，并具有以下优点：由于主功率开关管的开启时刻具有最小的漏源电压，可以减小甚至消除导通电流尖峰，因此这种设计能够提供较低的导通损耗。另外，对于集成电路而言，如现有技术的准谐振控制方法，需要一个单独的引脚来检测漏源电压的谷底。而对本发明而言，通过对源极驱动内部电路信号的检测，就可以精确检测漏源电压的谷底电压，进而精确的实现对主功率开关管的准谐振软开关控制，同时节省了芯片的尺寸，使得芯片结构更加紧凑，并且封装和外围电路的设计也相对简单
一种驱动控制电路及其控制方法

[发明专利]具有垂直功率MOS晶体管的集成电路-CN201210568749.7有效
发明人：伍震威;周学良;苏柏智;柳瑞兴 -专利权人：台湾积体电路制造股份有限公司
申请日： 2012-12-24 - 公布日： 2014-02-19 - 主分类号： H01L27/088 文献下载
摘要：本发明公开了具有垂直功率MOS晶体管的集成电路，其中，该集成电路包括形成在相同半导体管芯中的多个横向器件和准垂直器件。准垂直器件包括两个沟槽。在第一漏极/源极区和第二漏极/源极区之间形成第一沟槽。第一沟槽和第二沟槽形成在第二漏极/源极区的相对侧上。第二沟槽耦合在第二漏极/源极区和隐埋层之间，其中，第二沟槽具有与第一沟槽相同的深度。
具有垂直功率 mos 晶体管集成电路

[发明专利]用于GOA电路的薄膜晶体管结构和GOA电路-CN201610589464.X在审
发明人：林建宏 -专利权人：武汉华星光电技术有限公司
申请日： 2016-07-22 - 公布日： 2016-11-16 - 主分类号： H01L29/78 文献下载
摘要：该用于GOA电路的薄膜晶体管结构包括：该薄膜晶体管的漏极或源极仅其中之一为LDD结构，与该具有LDD结构的漏极或源极相对应的源极或漏极在该GOA电路中一直处于低位准。该GOA电路包括第一薄膜晶体管，该第一薄膜晶体管的漏极或源极仅其中之一为LDD结构，与该具有LDD结构的漏极或源极相对应的源极或漏极在该GOA电路中一直处于低位准。
用于 goa 电路薄膜晶体管结构

[发明专利]逆变器的准谐振控制电路-CN201110231648.6有效
发明人：罗宇浩;张圣 -专利权人：浙江昱能光伏科技集成有限公司
申请日： 2011-08-12 - 公布日： 2012-01-04 - 主分类号： H02M7/5383 文献下载
摘要：本发明提供一种逆变器的准谐振控制电路，包括：准谐振检测电路，其一端连接到逆变器的主开关管的源极端，另一端与主开关管的漏极端一起连接到一公共接地端，用于根据主开关管的漏源电压检测开启主开关管的准谐振功能并发出准谐振控制信号；准谐振时间控制电路，与准谐振检测电路相连接，用于接收准谐振控制信号并作时间延迟；主开关管控制电路，跨接在准谐振时间控制电路与主开关管的栅极端之间，用于根据准谐振时间控制电路的输出信号控制主开关管开通或者关断本发明能够使逆变器在较宽的输入电压范围内的准谐振控制得到优化，实现低输入功率以及交流输出的低相位的准谐振控制。
逆变器谐振控制电路

[实用新型]逆变器的准谐振控制电路-CN201120293517.6有效
发明人：罗宇浩;张圣 -专利权人：浙江昱能光伏科技集成有限公司
申请日： 2011-08-12 - 公布日： 2012-02-22 - 主分类号： H03K17/687 文献下载
摘要：本实用新型提供一种逆变器的准谐振控制电路，包括：准谐振检测电路，其一端连接到逆变器的主开关管的源极端，另一端与主开关管的漏极端一起连接到一公共接地端，根据主开关管的漏源电压检测开启主开关管的准谐振功能并发出准谐振控制信号；准谐振时间控制电路，与准谐振检测电路相连接，接收准谐振控制信号并作时间延迟；主开关管控制电路，跨接在准谐振时间控制电路与主开关管的栅极端之间，根据准谐振时间控制电路的输出信号控制主开关管开通或者关断。本实用新型能够使逆变器在较宽的输入电压范围内的准谐振控制得到优化，实现低输入功率以及交流输出的低相位的准谐振控制。
逆变器谐振控制电路

[发明专利]化合物半导体器件-CN201780065035.5有效
发明人：佐佐木肇 -专利权人：三菱电机株式会社
申请日： 2017-01-10 - 公布日： 2022-02-25 - 主分类号： H01L21/338 文献下载
摘要：在半导体层(3)之上形成有栅极电极(4)、源极电极(5)以及漏极电极(6)。第1钝化膜(7)覆盖栅极电极(4)以及半导体层(3)。源极场板(9)形成于第1钝化膜(7)之上，从源极电极(5)延伸至栅极电极(4)和漏极电极(6)之间。第2钝化膜(10)覆盖第1钝化膜(7)以及源极场板(9)。第1钝化膜(7)具有准导电性薄膜(8)，该准导电性薄膜(8)至少形成于栅极电极(4)和漏极电极(6)之间，电阻率为1.0Ω·cm～1010Ω·cm。
化合物半导体器件

[发明专利]场效应晶体管的制备方法-CN200410101391.2有效
发明人：肖韩;黄如;田豫 -专利权人：北京大学
申请日： 2004-12-21 - 公布日： 2005-06-01 - 主分类号： H01L21/335 文献下载
摘要：本发明提供一种准SOI场效应晶体管的制备方法，属于超大规模集成电路技术(ULSI)领域。该方法首先采用常规的工艺方法，实现浅槽隔离，淀积并刻蚀栅材料及上面覆盖的硬掩膜材料，形成栅区，接着制备栅侧墙保护栅区；第二步刻蚀源漏区的硅至一定深度h1，接着淀积并刻蚀抗氧化的材料形成侧墙，然后刻蚀源漏区的硅材料至第二个深度h2，形成更深的硅槽，最后热氧化暴露的硅，在源区和漏区的槽中形成“L”型氧化硅层；第三步为制备源漏区，即先去掉抗氧化材料形成的侧墙，再淀积源漏材料，用平坦化的方法形成源漏区，从而实现了准SOI结构。
场效应晶体管制备方法

[发明专利]制备准SOI源漏多栅器件的方法-CN201310696063.0有效
发明人：黄如;樊捷闻;黎明;杨远程;宣浩然 -专利权人：北京大学
申请日： 2013-12-18 - 公布日： 2014-04-02 - 主分类号： H01L21/336 文献下载
摘要：本发明公开一种制备准SOI源漏多栅器件的方法，属于超大规模集成电路制造技术领域，所述方法依次包括如下步骤：在第一半导体衬底上形成Fin条形状的有源区；形成STI隔离层；淀积栅介质层和栅材料层，形成栅叠层结构；形成源漏延伸区的掺杂结构；形成凹陷源漏结构；形成准SOI源漏隔离层；原位掺杂外延第二半导体材料源漏，并进行退火激活；将假栅去掉，重新进行高k金属栅的淀积；形成接触和金属互联。
制备 soi 源漏多栅器件方法

[发明专利]MOSFET准饱和效应模型及其建模方法-CN202310796786.1在审
发明人：顾鸣远 -专利权人：苏州华太电子技术股份有限公司
申请日： 2023-06-30 - 公布日： 2023-10-20 - 主分类号： G06F30/36 文献下载
摘要：本发明公开了一种MOSFET准饱和效应模型及其建模方法。所述建模方法包括：在满足判定条件时，以准饱和特性修正公式将MOSFET经典模型中源漏电流表达式内的Vgs修正为Vgscorr，以建立能够表征MOSFET准饱和特性的修正模型；所述判定条件为Vgs≥Vtsat，所述源漏电流表达式以Vgs和Vds作为自变量，Vgs、Vds分别为MOSFET的栅源电压、漏源电压，Vgscorr为具有准饱和特性的栅源电压，Vtsat为MOSFET的准饱和特性起始电压。本发明的MOSFET准饱和效应模型及建模方法具有适用性强、可操作性强、准确度和收敛性高等优点。
mosfet 饱和效应模型及其建模方法

[发明专利]准推挽源极跟随器-CN200410013804.1无效
发明人：李连鸣;黄頲;王志功 -专利权人：东南大学
申请日： 2004-01-05 - 公布日： 2004-12-22 - 主分类号： H03F3/50 文献下载
摘要：一种涉及模拟集成电路的准推挽源极跟随器，包括2对晶体管，第一对晶体管的栅极作为信号输入端，源极作为信号输出端，其漏极相连并共同接电源，其源极分别与第二对晶体管的漏极相接，该第二对晶体管的栅极被偏置在一参考电压上，在第二对晶体管的漏极上设有第三对晶体管且第二对晶体管的漏极分别与第三对晶体管的漏极相连接，第二对晶体管与第三对晶体管的源极共同接地，第三对晶体管的栅极与漏极相互交叉连接。本发明提出的准推挽源极跟随器在不增加电源功耗的前提下，利用电流重利用技术，即在信号下降沿，利用一部分电流在第三对晶体管产生跨导，形成动态下拉电流，使波形的边沿特性得到有效改善，相应地提高输出信号的摆率和幅度
准推挽源极跟随

[发明专利]半导体装置及其制造方法-CN202210061058.1在审
发明人：李健玮;李啟弘;颜邦廷;赖柏宇;李威養;林家彬 -专利权人：台湾积体电路制造股份有限公司
申请日： 2022-01-19 - 公布日： 2022-12-27 - 主分类号： H01L21/8234 文献下载
摘要：方法包括在多层堆叠中图案化鳍状物及在鳍状物中形成开口的步骤，作为形成多层源极/漏极区域的初始步骤。形成开口进入鳍状物的寄生通道区域中。一旦形成开口，使用自下而上沉积制程在开口底部处沉积源极/漏极阻障材料至多层堆叠下方的位准。在源极/漏极阻障材料上形成多层源极/漏极区域。通过移除多层堆叠的牺牲层来形成纳米结构的堆叠，多层源极/漏极区域电耦合至纳米结构的堆叠。
半导体装置及其制造方法

[发明专利]控制电压位准的电路、偏压侦测电路以及补偿方法-CN200510007328.7有效
发明人：邹宗成 -专利权人：台湾积体电路制造股份有限公司
申请日： 2005-02-06 - 公布日： 2006-02-15 - 主分类号： G11C11/401 文献下载
摘要：本发明是一种控制电压位准的电路、偏压侦测电路以及补偿方法，所述控制电压位准的电路，其包括第一PMOS晶体管、MOS次门坎电流源以及第一不随偏压改变电流源。第一PMOS晶体管耦接第一电压耦合器，第一PMOS晶体管的栅极与漏极彼此耦接。MOS次门坎电流源耦接第二电压耦合器。第一不随偏压改变电流源耦接于MOS次门坎电流源与第一PMOS晶体管之间。本发明于制程、电压及温度变化的不同环境下，可产生预期字符线电压位准的电路。此允许字符线电压位准不仅只对温度反应。
控制电压电路偏压侦测以及补偿方法

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
下一页»
尾页
共 100000 条