“时钟占空比”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果105898个，建议您升级VIP下载更多相关专利

[发明专利]一种自动调整信号占空比的DDR接口电路-CN201810863611.7在审
发明人：孔亮;刘亚东;庄志青 -专利权人：灿芯半导体（上海）有限公司
申请日： 2018-08-01 - 公布日： 2018-09-28 - 主分类号： H03K19/0185 文献下载
摘要：本发明公开了一种自动调整信号占空比的DDR接口电路，包括时钟信号单元、数据信号单元和数据采样信号单元，所述时钟信号单元包括DCC模块，该DCC模块将所述时钟信号单元发送出去的时钟信号CLKP、CLKN接收回来，检测其正向信号的占空比，产生由占空比控制的电压VDCC，电压VDCC反馈给所述时钟信号单元、数据信号单元和数据采样信号单元各自的前级控制端DCC_S，把偏离的信号占空比调整回来。
时钟信号单元信号占空比数据采样信号数据信号单元占空比控制时钟信号正向信号控制端占空比前级偏离发送反馈检测

[发明专利]调节电路测试方法及设备-CN202210320875.4在审
发明人：李钰;史腾 -专利权人：长鑫存储技术有限公司
申请日： 2022-03-29 - 公布日： 2023-10-24 - 主分类号： G11C29/56 文献下载
摘要：本公开实施例提供了一种调节电路测试方法及设备，该方法应用于测试平台，上述调节电路包括占空比调节电路，该方法包括：根据第一读写时钟信号在指定存储地址接收写入数据；根据第二读写时钟信号从上述指定存储地址接收读取数据，并根据上述写入数据与读取数据，生成上述占空比调节电路的测试结果；其中，上述占空比调节电路用于对第一初始读写时钟信号和/或第二初始读写时钟信号进行调节操作，对应生成上述第一读写时钟信号和第二读写时钟信号，上述第一初始读写时钟信号和/或第二初始读写时钟信号的占空比具有第一偏差值。本公开实施例可以准确检测出上述占空比调节电路是否处于有效状态。
调节电路测试方法设备

[发明专利]一种基于单分子和二分子化学反应网络实现M/N占空比时钟信号的方法-CN201710159549.9有效
发明人：温栋林;张川;戈璐璐;尤肖虎 -专利权人：东南大学
申请日： 2017-03-17 - 公布日： 2020-04-24 - 主分类号： H03K3/017 文献下载
摘要：本发明公开了一种基于单分子和二分子化学反应网络实现M/N占空比时钟信号的方法，包括如下步骤：如果N为偶数，循环执行步骤1：记录N个连续的1/2占空比时钟信号的状态物种转移次数，在N个连续的1/2占空比时钟信号中第N‑M次和第N次由物种E0转移到E1时，M/N占空比时钟信号的状态进行转移；E0和E1为所述1/2占空比时钟信号的时钟状态物种；如果N为奇数，循环执行步骤2：记录2N个连续的1/2占空比时钟信号的状态物种转移次数，在所述2N个连续的1/2占空比时钟信号中第N‑M次、第N次、第2N‑M次和第2N次由物种E0转移到E1时，M/N占空比时钟信号的状态进行转移。
一种基于分子化学反应网络实现时钟信号方法

[实用新型]一种接口电路-CN202220218416.0有效
发明人：李萌 -专利权人：裕太微电子股份有限公司
申请日： 2022-01-26 - 公布日： 2022-10-21 - 主分类号： H03K19/0185 文献下载
摘要：本实用新型公开了一种接口电路，应用于介质独立接口，包括：数据处理支路，于时钟信号的作用下选择第一数据信号或第二数据信号输出至第一输出端；时钟处理支路包括：占空比调节电路，连接时钟信号；可控延迟线，连接于占空比调节电路的输出端和一第二输出端之间；占空比检测电路，连接于第二输出端和占空比调节电路之间；正交相位检测电路，正交相位检测电路的输入端分别连接占空比调节电路的输入端和可控延迟线的输出端，正交相位检测电路的输出端连接可控延迟线的输入端。本实用新型只需要一路时钟路径，采用占空比校准电路保证输出时钟占空比为50％；通过可控延迟线进行调节，保证输出的时钟信号与数据信号保持正交的相位关系。
一种接口电路

[发明专利]一种零中频接收机正交误差校准方法及装置-CN202310210813.2在审
发明人：陈勇臻;韩晨阳;蒋明澔;陈俊坤;王翠霞 -专利权人：同济大学
申请日： 2023-03-07 - 公布日： 2023-06-02 - 主分类号： H04B17/21 文献下载
摘要：本申请公开一种零中频接收机正交误差校准方法及装置，在该方法中，获取自零中频接收机的锁相环的初始时钟信号；对所述初始时钟信号进行延时解调，以确定相应的第一路时钟信号和第二路时钟信号；其中，所述第一路时钟信号与所述第二路时钟信号之间的相位差为180°；检测所述第一路时钟信号与所述第二路时钟信号之间是否存在占空比偏差；当检测到存在占空比偏差时，基于所述占空比偏差校准所述初始时钟信号。由此，通过对锁相环的初始时钟信号进行延时解调，确定两路反相的时钟信号，利用两路信号的占空比偏差对初始时钟信号的占空比进行反馈调整，形成一个稳定的闭环系统，可以在较低的静态功耗的前提下，实现较高精度的正交误差校准
一种中频接收机正交误差校准方法装置

[发明专利]一种四倍频电路-CN202110534287.6在审
发明人：刘俊;路超 -专利权人：翱捷科技股份有限公司
申请日： 2021-05-17 - 公布日： 2021-09-07 - 主分类号： H03L7/18 文献下载
摘要：时钟源，用来提供第一时钟信号CK1。占空比校正模块，用来对第一时钟信号的占空比进行校正，输出具有精确的50%的占空比的第二时钟信号。两倍频器一，用来根据第二时钟信号生成两倍频中间信号；所述两倍频器一中包含锁相电路一，用来生成相对第二时钟信号相移90度的第四时钟信号以及相对第二时钟信号相移180度的第七时钟信号；第四时钟信号用来生成50%占空比的两倍频中间信号；第七时钟信号用来提供给占空比校正模块以校正第二时钟信号的占空比。
一种倍频电路

[发明专利]非易失性存储器-CN201810558596.5有效
发明人：朴廷埈;任政燉;郑秉勳;金恩智;申知娟;崔荣暾 -专利权人：三星电子株式会社
申请日： 2018-06-01 - 公布日： 2023-09-22 - 主分类号： G11C16/06 文献下载
摘要：本发明提供一种非易失性存储器，所述非易失性存储器包括：时钟引脚，被配置成在占空比修正电路训练周期期间接收外部时钟信号；多个存储器芯片，被配置成基于外部时钟信号对内部时钟信号执行占空比修正操作，所述多个存储器芯片被配置成在训练周期期间并行地执行占空比修正操作；以及输入/输出引脚，共同连接到所述多个存储器芯片，其中所述多个存储器芯片中的每一者包括：占空比修正电路(DCC)，被配置成对内部时钟信号执行占空比修正操作；以及输出缓冲器，连接在占空比修正电路的输出端子与输入
非易失性存储器

[发明专利]时钟信号占空比调节电路-CN201510051532.2有效
发明人：荀本鹏;刘飞;郭萌萌;唐华;杨海峰 -专利权人：中芯国际集成电路制造(上海)有限公司
申请日： 2015-01-30 - 公布日： 2019-01-22 - 主分类号： H03K3/017 文献下载
摘要：一种时钟信号占空比调节电路，包括：延时电路、与门电路、方波生成电路、或门电路以及电荷泵，其中：所述电荷泵，输入端与所述或门电路的输出端耦接，输出端与所述延时电路的第一输入端耦接；所述延时电路，第二输入端输入预设第一占空比时钟信号，输出端与所述与门电路的第二输入端耦接；所述与门电路，第一输入端输入所述预设第一占空比时钟信号，输出端与所述方波生成电路的时钟输入端以及所述或门电路的第一输入端耦接，输出占空比调整后的时钟信号；所述方波生成电路，输出端与所述或门电路的第二输入端耦接，适于生成预设第二占空比的方波。采用所述调节电路，可以有效地避免在调节时钟信号占空比时，输出的时钟信号不稳定的问题。
时钟信号调节电路

[发明专利]一种占空比判定电路-CN200910209433.7无效
发明人：孙强 -专利权人：无锡海威半导体科技有限公司
申请日： 2009-10-30 - 公布日： 2011-05-11 - 主分类号： H03K5/19 文献下载
摘要：本发明公开了一种占空比判定电路，包括时间生成单元、占空比判定单元、以及恒流源生成单元，其中：所述时钟生成单元的时钟信号输入端，用于输入待判定占空比的时钟脉冲，并与所述占空比判定单元的时钟信号输入端连接；第一恒流源信号输入端，与所述恒流源生成单元的第一恒流源信号输出端连接；控制信号输出端，与所述占空比判定单元的控制信号输入端连接；所述恒流源生成单元的第二恒流源信号输出端，与所述占空比判定单元的第二恒流源信号输入端连接；所述占空比判定单元的输出端，用于输出占空比判定值。本发明所述占空比检测电路，可以克服现有技术中成本高、结构复杂和不利于实施等缺陷，以实现成本低、结构简单和易于实施的优点。
一种判定电路

[发明专利]一种占空比检测电路-CN200910209432.2无效
发明人：沈克愈 -专利权人：无锡海威半导体科技有限公司
申请日： 2009-10-30 - 公布日： 2011-05-11 - 主分类号： H03K5/19 文献下载
摘要：本发明公开了一种占空比检测电路，包括倍频单元、占空比检测单元与输出锁存器，其中：所述倍频单元的待检测占空比信号输入端与占空比检测单元的待检测占空比信号输入端连接，第一时钟输出端与占空比检测单元的时钟信号输入端连接，第二时钟信号输出端与输出锁存器的时钟信号输入端连接；所述占空比检测单元的待检测占空比信号输出端与输出锁存器的锁存信号输入端连接，所述输出锁存器的锁存信号输出端用于输出锁存结果。本发明所述占空比检测电路，可以克服现有技术中检测精度低、频率范围窄和成本高等缺陷，以实现检测精度高、频率范围宽和成本低的优点。
一种检测电路

[实用新型]一种可调非重叠时钟发生器-CN201220004969.2有效
发明人：王卫东;张学敏 -专利权人：桂林电子科技大学
申请日： 2012-01-06 - 公布日： 2012-09-05 - 主分类号： H03K5/15 文献下载
摘要：本实用新型公开一种可调非重叠时钟发生器，主要由振荡电路和至少2路占空比可调电路组成；其中2路或2路以上的占空比可调电路相互并联，且每1路占空比可调电路的输入端均与振荡电路的输出端相连；每1路占空比可调电路上各带有一占空比调节端，不同的占空比控制信号从不同的占空比可调电路进入时钟发生器本体中；占空比调节电路的输出端形成时钟发生器本体的输出端。本实用新型具有占空比可调、且频率输出范围宽的特点。
一种可调重叠时钟发生器

[发明专利]具有可控概率分布的确定性抖动生成器-CN202111429300.8在审
发明人： T·J·戈姆 -专利权人：美光科技公司
申请日： 2021-11-29 - 公布日： 2022-09-20 - 主分类号： H03K3/017 文献下载
摘要：一种抖动生成器可包含：占空比代码生成器，其生成占空比控制信号；以及输入缓冲器，其基于其占空比而输出信号。所述输入缓冲器可耦合到所述占空比代码生成器以及时钟信号的源。在接收所述时钟信号之后，所述输入缓冲器输出相对于从所述源接收的所述时钟信号具有抖动的所述时钟信号。可至少部分通过所述输入缓冲器的组件根据所述占空比使所述时钟信号的不同转换偏移来添加所述抖动。当所述占空比响应于所述占空比控制信号的改变而改变时，例如响应于所述占空比代码生成器的数字生成器电路系统更新其输出数字，响应于从控制器接收的模式改变等，可添加抖动。
具有可控概率分布的确定性抖动生成器

[发明专利]时钟监控电路和包括时钟监控电路的集成电路-CN202010503953.5在审
发明人：南炫硕 -专利权人：三星电子株式会社
申请日： 2020-06-05 - 公布日： 2020-12-15 - 主分类号： H03K19/003 文献下载
摘要：一种时钟监控电路和包括时钟监控电路的集成电路，该时钟监控电路包括第一占空比检测器，其基于第一上限电压和第一下限电压来检测时钟信号的占空比的变化；第二占空比检测器，其基于第二上限电压和第二下限电压来检测监控时钟信号的占空比的变化；以及第一频率检测器，其使用第二上限电压和第二下限电压来检测时钟信号的频率变化。
时钟监控电路包括集成电路

[发明专利]工作时间校正电路-CN200910138471.8有效
发明人：金敬勋;金普谦 -专利权人：海力士半导体有限公司
申请日： 2009-05-18 - 公布日： 2010-08-25 - 主分类号： H03K3/017 文献下载
摘要：本发明涉及工作时间校正电路，包括：占空比感测器，其用于通过感测速度控制信号来控制占空比感测速度以及通过感测时钟的占空比来输出校正信号；及占空比校正器，其用于响应于所述校正信号来控制所述时钟的占空比。
工作时间校正电路

[发明专利]基于模拟延迟锁相环的时钟产生器-CN201410310797.5有效
发明人：李登全;张靓;朱樟明;杨银堂 -专利权人：西安电子科技大学
申请日： 2014-07-01 - 公布日： 2014-10-22 - 主分类号： H03L7/18 文献下载
摘要：本发明提供一种基于模拟延迟锁相环的时钟产生器，包括：用于根据参考时钟信号，产生多组延迟时钟信号的闭环反馈系统；与所述闭环反馈系统相连，用于对所述多组延迟时钟信号的占空比进行调整，并输出所述时间交织逐次逼近型模数转换器的输入时钟信号的边沿组合电路本发明的闭环反馈系统产生六组占空比为50％的延迟时钟信号，并通过边沿组合电路对六组占空比为50％的延迟时钟信号进行组合处理，产生六组占空比为20％的输入时钟信号作为六通道时间交织逐次逼近型模数转换器的输入时钟，解决了传统输入时钟信号不够精确的问题。
基于模拟延迟锁相环时钟产生器