“时钟占空比”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网_专利查询网

首页在售求购查询申请展会资讯专利榜企服商城升级VIP

立即登录免费注册

在售专利
求购专利
查询专利
新闻资讯
技术展会
招商加盟
专利榜

本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247

本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247

专利名称

专利名称
专利号码
专利分类
申请人
公布日期

农业化学；冶金建筑机械工程区域搜索

主分类

B 作业；运输

C 化学；冶金

D 纺织；造纸

E 固定建筑物

F 机械工程、照明、加热

专利下载VIP

公布日期

2023-10-24 公布专利

2023-10-20 公布专利

2023-10-17 公布专利

2023-10-13 公布专利

2023-10-10 公布专利

2023-10-03 公布专利

2023-09-29 公布专利

2023-09-26 公布专利

2023-09-22 公布专利

2023-09-19 公布专利

专利权人

国家电网公司

华为技术有限公司

中兴通讯股份有限公司

三星电子株式会社

中国石油化工股份有限公司

鸿海精密工业股份有限公司

松下电器产业株式会社

上海交通大学

钻瓜专利网为您找到相关结果105898个，建议您升级VIP下载更多相关专利

[发明专利]能够校正扭曲占空比的延迟锁相环时钟信号产生电路-CN200810215693.0无效
发明人：柳敏永 -专利权人：海力士半导体有限公司
申请日： 2008-09-12 - 公布日： 2009-06-17 - 主分类号： H03L7/08 文献下载
摘要：一种能够校正扭曲占空比的延迟锁相环时钟信号产生电路。该延迟锁相环时钟信号产生电路包括：占空比校正缓冲器，用于接收第一时钟信号和第二时钟信号，产生第一内部时钟信号和第二内部时钟信号，以及基于由第一内部时钟信号的占空比所控制的参考信号来校正第一和第二内部时钟信号的占空比；以及边缘触发单元，其用于产生延迟锁相环时钟信号，该延迟锁相环时钟信号在第一内部时钟信号有效时转换到第一电平，并在第二内部时钟信号有效时转换到第二电平。
能够校正扭曲延迟锁相环时钟信号产生电路

[发明专利]可编程50%占空比分频器-CN201010552100.7有效
发明人：李俊丰;陈怒兴;陈宝民;蒋仁杰;石大勇;郭斌;谭晓强 -专利权人：长沙景嘉微电子有限公司
申请日： 2010-11-19 - 公布日： 2011-04-27 - 主分类号： H03K23/50 文献下载
摘要：本发明公开了一种可编程50%占空比分频器。其包括：基本可编程分频器、采样电路、D触发器、延时缓冲链、奇偶判定电路和二选一多路选择器。针对可编程分频器奇数分频时，其输出时钟的占空比问题，本发明采用基本的可编程分频器对原始时钟进行分频，当偶数分频时输出50%占空比时钟，当奇数分频时输出高低电平相差一个原始时钟周期的时钟，然后对奇数分频时钟的高低电平分别加减半个原始时钟周期，产生50%占空比的奇数分频时钟，从而实现可编程分频器对任意分频比输出50%占空比时钟。
可编程 50 分频器

[发明专利]多模分频器和电子装置-CN202210449000.4有效
发明人：周艳平;吴瑞砾;陈俊杰 -专利权人：杭州地芯科技有限公司
申请日： 2022-04-26 - 公布日： 2023-03-31 - 主分类号： H03K23/00 文献下载
摘要：该多模分频器中的占空比调节电路用于根据第一输出时钟信号以及部分分频单元所接收的模数输入信号生成第二输出时钟信号，其中，第二输出时钟信号的频率与第一输出时钟信号的频率相同，而第二输出时钟信号的占空比与第一输出时钟信号的占空比不同本申请提供的多模分频器输出的时钟信号的占空比整体上更趋近于50％。
分频器电子装置

[发明专利]一种时钟产生控制电路及控制系统-CN201810818397.3在审
发明人：钟新星 -专利权人：广州比逊电子科技有限公司
申请日： 2018-07-24 - 公布日： 2019-01-18 - 主分类号： H03B19/14 文献下载
摘要：本发明公开了一种时钟产生控制电路，包括倍频电路和占空比电路，倍频电路的输出端与占空比电路的输入端连接；倍频电路将接收的外部输入信号处理为倍频信号，并将倍频信号发送给占空比电路；占空比电路将倍频信号校准后输出时钟信号本发明通过相对独立的倍频电路和占空比电路来实现对时钟信号的扩频以及校准，进而输出连续的时钟信号；同时本发明电路设计简单、功耗更低。本发明还提供了一种时钟产生控制系统。
占空比电路倍频电路倍频信号时钟产生控制电路控制系统时钟信号校准输出时钟信号输入信号处理输入端连接电路设计相对独立输出端功耗扩频输出外部

[发明专利]占空比校正电路-CN202111664241.2在审
发明人：杨帆;翟永成;梁远军 -专利权人：深圳市紫光同创电子有限公司
申请日： 2021-12-30 - 公布日： 2022-04-26 - 主分类号： H03K3/017 文献下载
摘要：本发明公开了一种占空比校正电路。其中，该占空比校正电路包括信号接入端；信号调整电路，与信号接入端电性连接，接收输入的第一时钟信号，并将第一时钟信号转换为第二时钟信号；占空比检测电路，与信号调整电路电性连接，用于检测第二时钟信号的占空比，并生成反馈结果；数控延迟电路，分别与占空比检测电路、信号调整电路、信号接入端电性连接，用于根据反馈结果进行对信号调整电路生成的第二时钟信号进行相应的延迟操作。其通过信号调整电路、占空比检测电路、数控延迟电路可以有效解决建立累计时间与环路稳定性之间的冲突问题，满足输入的时钟信号有较高精度的50％占空比需求。
校正电路

[实用新型]占空比校正电路-CN202123413785.X有效
发明人：杨帆;翟永成;梁远军 -专利权人：深圳市紫光同创电子有限公司
申请日： 2021-12-30 - 公布日： 2022-08-16 - 主分类号： H03K3/017 文献下载
摘要：本实用新型公开了一种占空比校正电路。其中，该占空比校正电路包括信号接入端；信号调整电路，与信号接入端电性连接，接收输入的第一时钟信号，并将第一时钟信号转换为第二时钟信号；占空比检测电路，与信号调整电路电性连接，用于检测第二时钟信号的占空比，并生成反馈结果；数控延迟电路，分别与占空比检测电路、信号调整电路、信号接入端电性连接，用于根据反馈结果进行对信号调整电路生成的第二时钟信号进行相应的延迟操作。其通过信号调整电路、占空比检测电路、数控延迟电路可以有效解决建立累计时间与环路稳定性之间的冲突问题，满足输入的时钟信号有较高精度的50％占空比需求。
校正电路

[发明专利]占空比校正电路-CN201811378844.4有效
发明人：李贤培 -专利权人：爱思开海力士有限公司
申请日： 2018-11-19 - 公布日： 2023-04-11 - 主分类号： H03K5/156 文献下载
摘要：本发明提供了一种占空比校正电路。占空比校正电路可以包括被配置成根据锁定信号来校正外部时钟信号的占空比的校正电路。占空比校正电路可以包括锁定信号检测电路，锁定信号检测电路被配置成使用在半导体电路中产生的内部时钟信号来产生用于校正所述外部时钟信号的占空比的锁定信号。
校正电路

[发明专利]多相时钟发生器、存储器装置和生成多相时钟的方法-CN202110500029.6在审
发明人：崔训对;崔佳滥 -专利权人：三星电子株式会社
申请日： 2021-05-08 - 公布日： 2021-11-19 - 主分类号： G11C7/22 文献下载
摘要：提供了多相时钟发生器、存储器装置和生成多相时钟的方法。该多相时钟发生器包括第一可变延迟线和第二可变延迟线；第一分相器，被配置为将从时钟树输出的第一相位延迟时钟进行相位分离，以输出第一分频时钟和第三分频时钟；第二分相器，被配置为将从时钟树输出的第二相位延迟时钟进行相位分离，以输出第二分频时钟和第四分频时钟；第一占空比检测器，被配置为检测第一分频时钟与第三分频时钟之间的第一占空比误差；以及第二占空比检测器，被配置为检测第二分频时钟与第四分频时钟之间的第二占空比误差。第一可变延迟线根据第一占空比误差被控制，并且第二可变延迟线根据第二占空比误差被控制。
多相时钟发生器存储器装置生成时钟方法

[发明专利]发送电路以及集成电路-CN201910039213.8有效
发明人：铃木大辅;川井重明 -专利权人：株式会社索思未来
申请日： 2019-01-16 - 公布日： 2023-05-16 - 主分类号： H03K3/017 文献下载
摘要：本发明的课题为提供一种能够降低占空比失真的发送电路。发送电路具有：数据生成电路(306)，基于时钟信号生成数据；时钟生成电路(301)，向上述数据生成电路供给上述时钟信号；以及占空比控制电路(302)～(304)，检测从上述数据生成电路输出的上述数据的占空比失真，并基于上述检测的结果，控制上述时钟信号的占空比。
发送电路以及集成电路

[发明专利]延迟锁相环电路和操作延迟锁相环电路的方法-CN201811477934.9在审
发明人：金相谦;尹元柱;姜锡龙;张豪埈 -专利权人：三星电子株式会社
申请日： 2018-12-05 - 公布日： 2019-06-18 - 主分类号： H03L7/081 文献下载
摘要：一种延迟锁相环电路包括：占空比检测器，被配置为检测时钟信号的占空比，并基于检测的占空比确定是否执行粗略占空比校正；和延迟锁相环核。延迟锁相环核被配置为：根据占空比检测器的确定，选择性地对所述时钟信号执行粗略占空比校正，在与粗略占空比校正被执行的第二时间段不同的第一时间段期间对所述时钟信号执行粗略锁相，并对所述时钟信号执行精细占空比校正和精细锁相
占空比校正时钟信号延迟锁相环电路占空比检测器锁相环电路延迟锁相环操作延迟时间段精细占空比确定占空比检测配置

[发明专利]一种占空比校准电路、电子设备及方法-CN201880097137.X在审
发明人：陶婷婷;毛懿鸿;黄冲 -专利权人：华为技术有限公司
申请日： 2018-10-17 - 公布日： 2021-04-13 - 主分类号： H03K3/017 文献下载
摘要：本申请提供一种占空比校准电路、电子设备及方法，用于实现了占空比实时、双向和高精度的校准。该电路包括：预处理电路，用于根据输入时钟信号产生高低电平相反的第一时钟信号和第二时钟信号；延迟电路，用于延迟第一时钟信号得到第一延迟信号，延迟第二时钟信号得到第二延迟信号；沿触发脉冲产生器，用于根据第一延迟信号的升/降沿和第二延迟信号的升/降沿产生输出时钟信号；占空比调节器，用于检测输出时钟信号的占空比，并根据该占空比生成控制信号，以对第一时钟信号的延迟和/或第二时钟信号的延迟进行调节。
一种校准电路电子设备方法

[发明专利]占空比校正电路-CN201210025145.8有效
发明人：申东石 -专利权人：海力士半导体有限公司
申请日： 2012-02-06 - 公布日： 2017-04-12 - 主分类号： H03K3/017 文献下载
摘要：本发明公开了一种占空比校正电路，所述占空比校正电路包括时钟缓冲器，被配置成缓冲输入时钟并生成缓冲器时钟；摆幅电平转换模块，被配置成响应于缓冲器时钟的电压电平而生成转变到同步电压的电平和电源电压的电平的内部时钟；占空比控制模块，被配置成利用内部时钟的高脉冲宽度和低脉冲宽度来生成占空比信息和频率信息；以及电流控制模块，被配置成响应于占空比信息和频率信息来控制缓冲器时钟的逻辑值转变的时间点。电流控制模块包括彼此并联耦接的多个第一电流路径以控制缓冲器时钟的逻辑值转变的时间点。
校正电路

[发明专利]占空比调整电路、双端转单端电路及振荡器-CN201210226676.3有效
发明人：何洪楷;刘启付;曹羽欧;翟大伦 -专利权人：中芯国际集成电路制造（上海）有限公司
申请日： 2012-07-02 - 公布日： 2014-01-22 - 主分类号： H03K3/017 文献下载
摘要：一种占空比调整电路、双端转单端电路及振荡器，所述双端转单端电路包括：驱动电路和占空比调整电路，所述驱动电路用于接收第一时钟信号和第二时钟信号，并在对分别所述第一时钟信号和第二时钟信号进行驱动放大后输出第一驱动信号和第二驱动信号；所述占空比调整电路，用于接收所述第一驱动信号和第二驱动信号，形成占空比为50%的第三时钟信号；其中，所述第一时钟信号和第二时钟信号的相位相差180度。所述振荡器包括振荡时钟信号产生电路、驱动电路和占空比调整电路。本发明技术方案的电路结构简单、功耗较低，且能使得其单端输出信号的占空比为50%。
调整电路双端转单端振荡器

[发明专利]时钟倍频器及校准方法、锁相环、频率综合器及电子设备-CN202211643906.6在审
发明人：李征;莫善岳;陈艳 -专利权人：成都海光集成电路设计有限公司
申请日： 2022-12-20 - 公布日： 2023-03-31 - 主分类号： H03K3/017 文献下载
摘要：本申请涉及一种时钟倍频器及校准方法、锁相环、频率综合器及电子设备，属于电子电路技术领域。该时钟倍频器包括：占空比调整模块、延时调整组件和倍频模块；占空比调整模块用于对输入的初始时钟信号的占空比进行调整，最终输出占空比为50％的第一时钟信号；延时调整组件用于对所述第一时钟信号进行一级延时，得到第一延时信号，所述第一延时信号与所述第一时钟信号的时间相差T/4，T为所述第一时钟信号的周期；倍频模块用于根据所述第一时钟信号和所述第一延时信号，得到占空比为50％的第二时钟信号，所述第二时钟信号为所述第一时钟信号的倍频信号
时钟倍频器校准方法锁相环频率综合电子设备

[发明专利]任意调整高速时钟占空比式电路-CN202310890367.4在审
发明人：潘锐 -专利权人：苏州明彰半导体技术有限公司
申请日： 2023-07-20 - 公布日： 2023-10-24 - 主分类号： H03K5/05 文献下载
摘要：本发明涉及一种任意调整高速时钟占空比式电路，包括有边沿控制电路，边沿控制电路上导通连接有时钟缓冲电路，边沿控制电路上连接有运算放大器，运算放大器的反相输入端设置有第一低通滤波器，运算放大器的正相输入端设置有第二低通滤波器，第二低通滤波器上连接有调整电路，调整电路上连接有分频器，边沿控制电路输入有第一高速时钟，边沿控制电路输出有第二高速时钟至时钟缓冲电路，时钟缓冲电路输出有第三高速时钟。由此，能够在本地时钟控制系统中引入反馈系统，实现输出时钟的占空比可调。同时，占空比参考值由低速可调占空比电路输出的低速时钟信号产生，令高速时钟的占空比能够拥有较高的精度。
任意调整高速时钟电路

友情链接：交换友情链接需要网站权重大于4，网站收录10W以上，如符合条件，请联系QQ：76009968。

关于我们寻求报道投稿须知广告合作版权声明网站地图友情链接企业标识联系我们

在线咨询

400-8765-105周一至周五 9:00-18:00

版权所有钻瓜科技（天津）有限公司津ICP备15000985号津公网安备 12019202000206号http://www.vipzhuanli.com/公布日期

咨询在线客服

咨询在线客服

tel code back_top