“指令流”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果927368个，建议您升级VIP下载更多相关专利

[发明专利]32位微处理器-CN200710037745.5无效
发明人：方建中 -专利权人：黄新亚;方建中
申请日： 2007-03-01 - 公布日： 2008-09-03 - 主分类号： G06F15/78 文献下载
摘要：本发明涉及32位微处理器及其指令集。该微处理器系统包括指令处理器、控制部件、定点运算部件、浮点运算部件、寄存器组、存储器接口部件和输入输出处理器。整个指令周期采用二级流水线，结构简单。处理速度达到每时钟周期32位指令流和32位数据流。微处理器系统支持16位、32位、48位三种指令格式，共9种类型，50条指令。其中浮点加、减、乘、除，定点除法，定点求模，浮点与定点之间转化均由指令实现。指令数量精简但功能强大，兼具RISC和CISC的优点。
32 微处理器

[发明专利]减少处理引擎中的加载-存储冲突惩罚的系统和方法-CN201510229378.3有效
发明人：邸千力;王健斌;高新宇 -专利权人：上海兆芯集成电路有限公司
申请日： 2015-05-07 - 公布日： 2018-08-31 - 主分类号： G06F9/54 文献下载
摘要：一种用于乱序处理引擎的加载‑存储冲突检测系统，包括：调度器，向多个指令流水线派遣指令。指令流水线包括当执行推定派遣的加载指令时提供加载有效信号的加载流水线。当推定派遣的加载指令的加载指令虚拟地址与先前派遣的且对应数据尚未准备好的存储指令的至少一个存储指令虚拟地址匹配时，比较逻辑声明清除信号。广播逻辑向调度器广播加载有效信号，以使能依赖于推定派遣的加载指令的任何指令的派遣。当清除信号被声明时，阻止逻辑无效加载有效信号，以避免降低处理性能的加载‑存储冲突。
减少处理引擎中的加载存储冲突惩罚系统方法

[发明专利]聚集页错误信令和处理-CN201180076471.5有效
发明人： B·靳兹伯格;R·罗恩;I·殴萨池依 -专利权人：英特尔公司
申请日： 2011-12-29 - 公布日： 2019-01-01 - 主分类号： G06F9/30 文献下载
摘要：一方面的处理器包括用于处理指示多个存储器地址的多存储器地址指令的指令流水线。该处理器还包括与指令流水线耦合的多页错误聚集逻辑。该多页错误聚集逻辑用于聚集多个页错误的页错误信息，该多个页错误各自与该指令的多个存储器地址之一相关联。该多页错误聚集逻辑用于将聚集的页错误信息提供给页错误通信接口。
处理器多页存储器地址指令流水线错误信息处理指示地址指令多存储器通信接口耦合的信令指令关联

[发明专利]向量友好指令格式及其执行-CN202011424482.5在审
发明人： R·C·凡伦天;J·C·三额詹;R·E·桑斯;R·D·凯文;B·L·托尔;S·G·杜兰;J·G·韦德梅耶;S·萨姆德若拉;M·B·吉尔卡尔;E·T·格罗科斯基;J·C·哈尔;D·R·布拉德福德;E·乌尔德-阿迈德-瓦尔;J·C·阿贝尔;M·查尼;S·阿布拉罕;S·赛尔;A·T·福塞斯;C·扬特;L·吴 -专利权人：英特尔公司
申请日： 2011-09-30 - 公布日： 2021-03-09 - 主分类号： G06F9/30 文献下载
摘要：本申请公开了向量友好指令格式及其执行。根据本发明的一种实施例，一种处理器被配置为执行指令集。该指令集包括向量友好指令格式。该向量友好指令格式具有多个字段，多个字段包括基操作字段、修饰符字段、增加操作字段和数据元素宽度字段，其中，第一指令格式通过将不同的值放置在基操作字段、修饰符字段、α字段、β字段和数据元素宽度字段中来支持不同版本的基操作和不同的增加操作，且其中，在指令流中以第一指令格式的指令每次出现时，不同值中的仅一个可以被放置在基操作字段、修饰符字段、α字段、β字段和数据元素宽度字段中的每一个中。
向量友好指令格式及其执行

[发明专利]向量友好指令格式及其执行-CN201510464707.2有效
发明人： R·C·凡伦天;J·C·三额詹;R·E·桑斯;R·D·凯文;B·L·托尔;S·G·杜兰;J·G·韦德梅耶;S·萨姆德若拉;M·B·吉尔卡尔;E·T·格罗科斯基;J·C·哈尔;D·R·布拉德福德;E·乌尔德-阿迈德-瓦尔;J·C·阿贝尔;M·查尼;S·阿布拉罕;S·赛尔;A·T·福塞斯;C·扬特;L·吴 -专利权人：英特尔公司
申请日： 2011-09-30 - 公布日： 2017-11-21 - 主分类号： G06F9/30 文献下载
摘要：本申请公开了向量友好指令格式及其执行。根据本发明的一种实施例，一种处理器被配置为执行指令集。该指令集包括向量友好指令格式。该向量友好指令格式具有多个字段，多个字段包括基操作字段、修饰符字段、增加操作字段和数据元素宽度字段，其中，第一指令格式通过将不同的值放置在基操作字段、修饰符字段、α字段、β字段和数据元素宽度字段中来支持不同版本的基操作和不同的增加操作，且其中，在指令流中以第一指令格式的指令每次出现时，不同值中的仅一个可以被放置在基操作字段、修饰符字段、α字段、β字段和数据元素宽度字段中的每一个中。
向量友好指令格式及其执行

[发明专利]向量友好指令格式及其执行-CN201610804703.9有效
发明人： R·C·凡伦天;J·C·三额詹;R·E·桑斯;R·D·凯文;B·L·托尔;S·G·杜兰;J·G·韦德梅耶;S·萨姆德若拉;M·B·吉尔卡尔;E·T·格罗科斯基;J·C·哈尔;D·R·布拉德福德;E·乌尔德-阿迈德-瓦尔;J·C·阿贝尔;M·查尼;S·阿布拉罕;S·赛尔;A·T·福塞斯;C·扬特;L·吴 -专利权人：英特尔公司
申请日： 2011-09-30 - 公布日： 2019-06-14 - 主分类号： G06F9/30 文献下载
摘要：本申请公开了向量友好指令格式及其执行。根据本发明的一种实施例，一种处理器被配置为执行指令集。该指令集包括向量友好指令格式。该向量友好指令格式具有多个字段，多个字段包括基操作字段、修饰符字段、增加操作字段和数据元素宽度字段，其中，第一指令格式通过将不同的值放置在基操作字段、修饰符字段、α字段、β字段和数据元素宽度字段中来支持不同版本的基操作和不同的增加操作，且其中，在指令流中以第一指令格式的指令每次出现时，不同值中的仅一个可以被放置在基操作字段、修饰符字段、α字段、β字段和数据元素宽度字段中的每一个中。
向量友好指令格式及其执行

[发明专利]向量友好指令格式及其执行-CN201710936456.2有效
发明人： R·C·凡伦天;J·C·三额詹;R·E·桑斯;R·D·凯文;B·L·托尔;S·G·杜兰;J·G·韦德梅耶;S·萨姆德若拉;M·B·吉尔卡尔;E·T·格罗科斯基;J·C·哈尔;D·R·布拉德福德;E·乌尔德-阿迈德-瓦尔;J·C·阿贝尔;M·查尼;S·阿布拉罕;S·赛尔;A·T·福塞斯;C·扬特;L·吴 -专利权人：英特尔公司
申请日： 2011-09-30 - 公布日： 2020-12-15 - 主分类号： G06F9/30 文献下载
摘要：本申请公开了向量友好指令格式及其执行。根据本发明的一种实施例，一种处理器被配置为执行指令集。该指令集包括向量友好指令格式。该向量友好指令格式具有多个字段，多个字段包括基操作字段、修饰符字段、增加操作字段和数据元素宽度字段，其中，第一指令格式通过将不同的值放置在基操作字段、修饰符字段、α字段、β字段和数据元素宽度字段中来支持不同版本的基操作和不同的增加操作，且其中，在指令流中以第一指令格式的指令每次出现时，不同值中的仅一个可以被放置在基操作字段、修饰符字段、α字段、β字段和数据元素宽度字段中的每一个中。
向量友好指令格式及其执行

[发明专利]向量友好指令格式及其执行-CN201180070598.6有效
发明人： R·C·凡伦天;J·C·三额詹;R·E·桑斯;R·D·凯文;B·L·托尔;S·G·杜兰;J·G·韦德梅耶;S·萨姆德若拉;M·B·吉尔卡尔;E·T·格罗科斯基;J·C·哈尔;D·R·布拉德福德;E·乌尔德-阿迈德-瓦尔;J·C·阿贝尔;M·查尼;S·阿布拉罕;S·赛尔;A·T·福塞斯;C·扬特;L·吴 -专利权人：英特尔公司
申请日： 2011-09-30 - 公布日： 2016-10-12 - 主分类号： G06F9/30 文献下载
摘要：一种向量友好指令格式及其执行。根据本发明的一种实施例，一种处理器被配置为执行指令集。该指令集包括向量友好指令格式。该向量友好指令格式具有多个字段，多个字段包括基操作字段、修饰符字段、增加操作字段和数据元素宽度字段，其中，第一指令格式通过将不同的值放置在基操作字段、修饰符字段、α字段、β字段和数据元素宽度字段中来支持不同版本的基操作和不同的增加操作，且其中，在指令流中以第一指令格式的指令每次出现时，不同值中的仅一个可以被放置在基操作字段、修饰符字段、α字段、β字段和数据元素宽度字段中的每一个中。
向量友好指令格式及其执行

[发明专利]用多指令集处理数据的器件和方法-CN95192829.5无效
发明人： D·V·贾加 -专利权人： ARM有限公司
申请日： 1995-02-15 - 公布日： 2002-07-24 - 主分类号： G06F9/318 文献下载
摘要：本发明描述了一种采用多指令集的数据处理系统。程序指令字通过指令流水线(6)进入处理器核心(2)。当第二指令集中的程序指令字通过指令流水线时，它们将被映射为第一指令集中的程序指令字。第二指令集中的程序指令字比第一指令集中的程序指令字的字长要小，并且第二指令集是第一指令集的子集。字长小提高了代码密度，同时，第二指令集是第一指令集的子集这一特性允许有效地实现一一映射，因而无需第二指令集专用的指令译码器。
指令处理数据器件方法

[发明专利]一种图像渲染方法和电子设备-CN202210713538.1在审
发明人：高巍伟;刘智超 -专利权人：荣耀终端有限公司
申请日： 2022-02-22 - 公布日： 2023-09-01 - 主分类号： A63F13/52 文献下载
摘要：具体方案为：该应用程序下发第一指令流，该第一指令流用于指示该电子设备执行第一帧图像的渲染操作，该第一帧图像中包括第一主场景以及第一半透明粒子。
一种图像渲染方法电子设备

[发明专利]一种图像渲染方法和电子设备-CN202210159851.5有效
发明人：高巍伟;刘智超 -专利权人：荣耀终端有限公司
申请日： 2022-02-22 - 公布日： 2022-07-01 - 主分类号： A63F13/52 文献下载
摘要：具体方案为：该应用程序下发第一指令流，该第一指令流用于指示该电子设备执行第一帧图像的渲染操作，该第一帧图像中包括第一主场景以及第一半透明粒子。
一种图像渲染方法电子设备

[发明专利]系统芯片中cache与总线接口的统一位宽转换结构及其转换方法-CN201410628082.4有效
发明人：李红桥;肖建青;裴茹霞;娄冕;张洵颖 -专利权人：中国航天科技集团公司第九研究院第七七一研究所
申请日： 2014-11-10 - 公布日： 2015-02-25 - 主分类号： G06F13/16 文献下载
摘要：系统芯片中cache与总线接口的统一位宽转换结构及其转换方法，转换结构包括处理器核以及通过片上总线与处理器核进行数据交互的多个IP核，存储器控制器IP与片外主存储器连通；处理器核包括指令流水线以及接收指令流水线操作指令的命中判断逻辑单元，命中判断逻辑单元与cache总线接口之间设置有访问位宽判断单元和位宽/地址转换单元，命中判断逻辑单元向指令流水线发送判断结果，处理器核通过cache总线接口与片上总线连接。
系统芯片 cache 总线接口统一转换结构及其方法

[发明专利]为了可靠性而选择性地重新执行指令流-CN202310911984.8在审
发明人：乔纳森·查尔斯·马斯特斯 -专利权人：谷歌有限责任公司
申请日： 2023-07-21 - 公布日： 2023-10-20 - 主分类号： G06F9/38 文献下载
摘要：本公开涉及为了可靠性而选择性地重新执行指令流。技术总体上涉及通过选择性地重新执行指令来检测无声数据损坏。重命名器可以从指令缓存接收解码的指令。重命名器可以识别能够无序进行的一个或多个的解码的指令。重新排序缓冲区可以被配置成跟踪要重新执行的指令以便第二次计算它们的值，并且将来自第二次计算的值与来自第一次计算的值进行比较。在退出或完成指令之前，可以将第一次执行指令的初始结果与第二次或第n次重新执行指令的重新执行结果进行比较。如果比较指示存在与重新执行结果不同的初始结果，则可以针对指令生成可能的无声数据损坏的指示。
为了可靠性选择性重新执行指令

[发明专利]具多指令流的录像译码器快取装置-CN200610136604.4有效
发明人：成世明;蔡忠宪;易四军;王津福 -专利权人：扬智科技股份有限公司
申请日： 2006-10-31 - 公布日： 2008-05-07 - 主分类号： G06F9/38 文献下载
摘要：一种录像译码器快取装置，具有多个指令队列。该快取装置耦接于一录像译码器及一动态随机存取内存，用以根据外部控制指令来提供该动态随机存取内存中的数据或该快取装置中存储的数据给该译码器。该快取装置能同时发送多个指令到快取缓冲区、内部缓冲区、以及动态随机存取内存。
指令录像译码器装置

[发明专利]用于流水线指令流的控制方法和控制设备-CN201910075147.X有效
发明人：张然;姚永斌 -专利权人：贵州华芯通半导体技术有限公司
申请日： 2019-01-25 - 公布日： 2021-03-09 - 主分类号： G06F9/38 文献下载
摘要：提供了一种用于流水线指令流的控制方法和控制设备。该控制方法包括：确定当前指令是否是单一跳转的分支指令，所述单一跳转的分支指令是在跳转时仅能够跳转到单一的分支目的地址的指令；如果确定该当前指令是单一跳转的分支指令，基于该当前指令所对应的指令地址访问当前分支预测表和超前分支预测表；根据所述当前分支预测表确定该当前指令是否发生跳转，并根据所述超前分支预测表确定该指令地址所关联的第一关联指令是否发生跳转；在确定该当前指令发生跳转时，从分支指令追踪高速缓存获取所述第一关联指令，并且获取与所述第一关联指令对应的操作指令地址以执行控制
用于流水线指令控制方法设备