“待测芯片”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果1634076个，建议您升级VIP下载更多相关专利

[发明专利]一种多芯片并行测试的方法及装置-CN202111435153.5在审
发明人：苏佳宁;张先燃;朱骁昱 -专利权人：江苏捷策创电子科技有限公司
申请日： 2021-11-29 - 公布日： 2022-03-08 - 主分类号： G01R31/28 文献下载
摘要：本发明公开了一种多芯片并行测试的方法及装置。其中，方法包括：根据晶圆图中多个待测芯片的位置确定至少一个所述待测芯片的测试组；根据测试信号对所述测试组中的待测芯片进行测试；其中，不同的所述待测芯片对应的所述测试信号的相位差大于零。本发明提供一种多芯片并行测试方法及装置，降低了相邻待测芯片测试信号之间产生的干扰，降低了测试信号跳变边沿的畸变，提高了测试效果。
一种芯片并行测试方法装置

[发明专利]一种便于器件故障敏感度测试的故障注入系统及方法-CN201310121467.7无效
发明人：周婧;陈雷;王硕;文治平;李学武;刘增荣;陈勋;齐畅;孙雷;陶娟娟 -专利权人：北京时代民芯科技有限公司;北京微电子技术研究所
申请日： 2013-04-09 - 公布日： 2013-09-11 - 主分类号： G01R31/3185 文献下载
摘要：一种便于器件故障敏感度测试的故障注入系统及方法，注入系统包括控制芯片、待测器件和对比器件，待测器件与对比器件为相同的FPGA芯片且均与控制芯片连接，控制芯片包括待测器件故障注入模块、运行激励模块、结果比较模块和错误信息上传模块控制芯片通过翻转配置码流的方式将故障注入进待测芯片中，同时运行待测器件和对比芯片，之后对比两者的运行结果，如果结果相同，证明待测器件没有发生错误，对该位错误不敏感，反之，证明待测器件发生错误，该位为错误敏感位
一种便于器件故障敏感度测试注入系统方法

[发明专利]一种芯片性能分析方法及装置-CN202211485971.0在审
发明人：范科伟;张剑 -专利权人：上海乐存信息科技有限公司
申请日： 2022-11-24 - 公布日： 2023-02-24 - 主分类号： G06F30/3308 文献下载
摘要：本发明公开了一种芯片性能分析方法及装置，方法包括：首先获取待测芯片的属性参数以及三维结构，根据待测芯片的属性参数，构建建模层、加载层、测试层以及待测芯片性能分析层，对建模层、加载层、测试层以及待测芯片性能分析层进行编译，得到可执行脚本文件，采集待测芯片的目标性能数据，根据三维结构生成有限元模型，并加载可执行脚本文件，确定目标性能分析模型，根据目标性能分析模型对待测芯片的性能进行分析，大大降低了芯片性能分析的成本，并且提高芯片性能分析效率
一种芯片性能分析方法装置

[发明专利]一种芯片功能测试系统和方法-CN202111629138.4在审
发明人：吴忠秉;王小龙;姚尧;虞亚君;邵春伟 -专利权人：无锡华普微电子有限公司
申请日： 2021-12-28 - 公布日： 2022-04-12 - 主分类号： G01R31/28 文献下载
摘要：本发明涉及集成电路测试技术领域，特别涉及一种芯片功能测试系统。一种芯片功能测试系统，包括上位机、激励测试载板和待测芯片载板，待测芯片载板与激励测试载板连接，上位机与激励测试载板连接；上位机能够发送测试指令，并接收激励测试载板反馈的测试结果；激励测试载板能够根据测试指令确定是否启动相应的测试功能项，并将测试指令发送至待测芯片载板，以及能够将待测芯片载板的测试结果发送至上位机；待测芯片载板能够安装待测芯片，待测芯片能够根据激励测试载板是否启动相应的测试功能项执行不同的测试流程，并得到测试结果。本发明能够解决现有技术中自动测试设备对于SIP芯片测试不充分的问题。
一种芯片功能测试系统方法

[发明专利]芯片检测方法和设备、存储介质及电子装置-CN202310070897.4在审
发明人：郇伟伟 -专利权人：苏州浪潮智能科技有限公司
申请日： 2023-01-29 - 公布日： 2023-06-13 - 主分类号： G01R31/28 文献下载
摘要：本申请实施例提供了一种芯片检测方法和设备、存储介质及电子装置，其中，该方法包括：在目标夹具与待测芯片的一组引脚已经连接的情况下，检测一组引脚之间的阻抗值，得到一组阻抗值；根据一组阻抗值，确定待测芯片的阻抗是否正常；在确定出待测芯片的阻抗正常的情况下，向待测芯片的第一输入引脚输入预定电压信号，并获取待测芯片的第一输出引脚的目标输出信号，目标输出信号是在输入电压信号为预定电压信号的情况下，待测芯片执行了目标功能后所输出的信号；根据目标输出信号确定待测芯片是否异常。通过本申请实施例，解决了相关技术中存在的芯片检测的效率较低的技术问题，进而达到了提高芯片检测的效率的效果。
芯片检测方法设备存储介质电子装置

[实用新型]芯片测试座定位结构-CN201020002561.2无效
发明人：梁智铭 -专利权人：沁业科技有限公司
申请日： 2010-01-22 - 公布日： 2010-10-27 - 主分类号： H01R12/16 文献下载
摘要：一种芯片测试座定位结构，设有一底座以及一与底座枢接的盖体，底座上设有一凹槽，并于凹槽内设有一组导接装置，而盖体底面设有一抵压单元，其中，导接装置设有一配合待测芯片固定的定位部，并于定位部中设有复数个对应待测芯片底部锡球位置的透孔，透孔用以套接固定待测芯片的锡球，将待测芯片定位于定位部上，定位部下方设有一导通待测芯片与测试电路板的导电部。本实用新型将导接装置的导电部上连设一定位部，并利用定位部上的复数个透孔将待测芯片的锡球套接固定，让芯片测试座只需一组定位部，即可与多种接脚定义及位置相同，但芯片尺寸不同的待测芯片组接。
芯片测试定位结构

[发明专利]Nand芯片性能测试方法、板卡、系统和存储介质-CN202111086337.5在审
发明人：李栋 -专利权人：苏州浪潮智能科技有限公司
申请日： 2021-09-16 - 公布日： 2022-03-15 - 主分类号： G11C29/56 文献下载
摘要：本申请涉及一种Nand芯片性能测试方法、板卡、系统和存储介质，方法包括：控制待测Nand芯片的第一影响因子至第一待测第一影响因子值；调节待测Nand芯片的第二影响因子至第一待测第二影响因子值；利用测试读写失败比特数量的原始数据对待测Nand芯片中待测样本区块进行读写操作；循环执行第一影响因子值调节和第二影响因子值调节操作，获得全部待测第一影响因子值及全部待测第二影响因子值下读写失败比特信息；对全部待测第一影响因子值及全部待测第二影响因子值下读写失败比特信息进行分析，确定待测Nand芯片性能依赖信息。通过本方案可以提前测试出Nand芯片供电不稳定对Error Bit带来的影响，在硬件电路及保险方案设计中提供理论依据。
nand 芯片性能测试方法板卡系统存储介质

[发明专利]电源芯片测试系统及方法-CN201610190800.3在审
发明人：杨旸;韩涛 -专利权人：成都锐成芯微科技股份有限公司
申请日： 2016-03-30 - 公布日： 2017-10-24 - 主分类号： G01R31/28 文献下载
摘要：本发明公开了一种电源芯片测试系统，包括待测电源芯片、用于为待测电源芯片提供工作电压的直流源模块、用于测试所述待测电源芯片在不同测试状态下输入电流的电流测试模块、用于为所述待测电源芯片提供目标负载的负载模块、用于测试所述待测电源芯片在不同测试状态下的输出电压的电压测试模块及与所述直流源模块、所述电流测试模块、所述负载模块及所述电压测试模块相连的用于控制和管理对所述待测电源芯片的整个测试过程的上位机。本发明还公开了一种电源芯片测试方法。本发明可以对被测电源芯片进行自动线性调整、负载调整的测试，自动采集输入电流、输出电压数据，并能将完整的测试数据信息进行记录并输出。
电源芯片测试系统方法

[发明专利]用于动态抓点的芯片失效分析的方法-CN202010069875.2在审
发明人：张雨田;曾志敏;张庆文 -专利权人：上海华虹宏力半导体制造有限公司
申请日： 2020-01-19 - 公布日： 2020-06-12 - 主分类号： G01R31/28 文献下载
摘要：本申请公开了一种用于动态抓点的芯片失效分析的方法，涉及芯片失效分析领域。该方法包括将待测芯片安装在PCB板上，所述PCB板上至少设置有芯片连接座、电池和芯片引脚插针；将所述待测芯片通过所述PCB板上的引脚插针与测试机连接；将所述测试机、所述待测芯片与所述电池连接；通过所述测试机向所述待测芯片发送激励模式，所述激励模式用于令所述待测芯片进入预定激发状态中的一种；断开所述测试机与所述待测芯片、所述PCB板的连接；解决了目前进行动态抓点时需要搬动测试机的问题；达到了避免搬动测试机台，不限制测试机的位置，维持芯片状态方便进行动态抓点的效果
用于动态抓点芯片失效分析方法

[实用新型]一种电压基准芯片的验证装置-CN202320103635.9有效
发明人：赵云杰;廖宏宾 -专利权人：西安法拉第电子科技有限公司
申请日： 2023-02-03 - 公布日： 2023-06-23 - 主分类号： G01R31/28 文献下载
摘要：本实用新型提供了一种电压基准芯片的验证装置，包括验证板、电源和上位机，所述验证板包括控制电路和测试电路，所述控制电路包括STM32芯片和负载控制，所述测试电路包括可调电源、待测芯片、用于测试待测芯片工作电流和电压的电流监测模块和用于实现待测芯片输出电阻负载的负载网络，所述控制电路用于控制待测芯片的电源电压、输出基准电压和负载三种参数，所述可调电源与电流监测模块信号连接，所述电流监测模块与待测芯片、STM32芯片信号连接，所述负载网络与STM32芯片、待测芯片信号连接本实用将原有的芯片验证装置进行简化，使得本装置具有结构简单、使用方便的特点。
一种电压基准芯片验证装置

[发明专利]集成电路芯片的检测系统和方法-CN201911104632.1有效
发明人：许小军 -专利权人：苏州华兴源创科技股份有限公司
申请日： 2019-11-13 - 公布日： 2023-05-09 - 主分类号： G01R31/28 文献下载
摘要：本发明公开了一种集成电路芯片的检测系统和方法，该检测系统包括：为待测芯片的待测引脚提供测试信号的驱动源；根据待测引脚的类型选择驱动源的驱动源选择模块；用于将待测芯片的待测引脚连接至驱动源，并对待测芯片的其他引脚进行接地处理的引脚选择模块；用于采集待测引脚上的反馈信号，并对该待测引脚进行限压处理的电压采集与限压模块；及控制所述驱动源选择模块、引脚选择模块和电压采集与限压模块动作，并接收反馈信号以判断待测引脚的状态的处理模块。本发明可以快速检测出集成电路芯片的引脚状态，对带开路或短路引脚的芯片进行快速拦截，防止其流入下一道工序，提高芯片制造厂家的良品率，节省生产成本并保证了芯片的出厂质量。
集成电路芯片检测系统方法

[发明专利]一种芯片测试装置-CN202211640322.3在审
发明人：白建民;朱跃强;于升辉;高慧欣;姚锡刚;白俊;朱海华 -专利权人：蚌埠希磁科技有限公司
申请日： 2022-12-20 - 公布日： 2023-06-06 - 主分类号： G01R31/28 文献下载
摘要：本发明提供的一种芯片测试装置，包括底座、测试机构、载物件和磁体，测试机构与所述底座连接，所述测试机构包括若干第一测试探针；载物件与所述底座连接，所述载物件设于所述测试机构一侧，所述载物件上适于放置待测芯片，磁体设于所述载物件一侧；其中，所述第一测试探针具有在外力作用下向所述待测芯片靠近，直至所述第一测试探针与待测芯片电性连接的检测状态，在所述检测状态中，所述磁体具有在外力作用下运动，以改变所述待测芯片处梯度磁场，以使所述测试机构对所述待测芯片检测的运动状态，通过外力带动磁体进行运动，进而改变所述待测芯片处梯度磁场，从而导致待测芯片的信号输出发生相应变化，通过这些参数可以判断待测芯片的优良。
一种芯片测试装置

[发明专利]芯片可焊性的测试方法-CN201811434057.7在审
发明人：高航;骆晓东 -专利权人：长鑫存储技术有限公司
申请日： 2018-11-28 - 公布日： 2020-06-05 - 主分类号： B23K31/12 文献下载
摘要：本申请涉及元器件可焊性测试技术领域，具体而言，涉及一种芯片可焊性的测试方法，其包括：于陶瓷基板上印刷锡膏；将待测芯片的焊端放置于所述锡膏上，以形成待焊基板；将所述待焊基板进行回流焊处理，以使所述待测芯片焊接在所述陶瓷基板上；将所述待测芯片从所述陶瓷基板上移除；检测所述待测芯片的焊端上所述锡膏的状态，以确定所述待测芯片的可焊性。该测试方法能够减小在测试过程中对待测芯片的影响，提高测试的准确度，同时降低测试难度及测试成本。
芯片可焊性测试方法

[实用新型]集成芯片故障检测装置-CN201621043679.3有效
发明人：王小雨;苏娜;刘宁 -专利权人：内蒙古电子信息职业技术学院
申请日： 2016-09-06 - 公布日： 2017-12-08 - 主分类号： G01R31/28 文献下载
摘要：本实用新型提供了一种集成芯片故障检测装置，包括单片机、输入模块、输出模块，输入待测芯片型号的所述输入模块与所述单片机输入接口连接；所述单片机与所述待测芯片连接，根据所述待测芯片的型号输出对应的测试样本至所述待测芯片，并根据得到的所述待测芯片的输出结果判断所述待测芯片是否损坏；输出判断结果的所述输出模块与所述单片机的输出接口连接。本实用新型提供的一种集成芯片故障检测装置，应用单片机进行检测，在保证足够的检测精度的基础上降低了成本。
集成芯片故障检测装置

[发明专利]提高芯片电压测试精度方法-CN201210206527.0无效
发明人：王华;季海英;叶建明;周建青 -专利权人：上海华岭集成电路技术股份有限公司
申请日： 2012-06-21 - 公布日： 2012-10-03 - 主分类号： G01R19/00 文献下载
摘要：本发明涉及一种提高芯片电压测试精度方法，如下：将一待测芯片的测试端接测试机；将所述待测芯片的参考接地端接一电压误差小于所述测试机的电压误差的外部电源，外部电源的参考接地端与测试机的参考地端相连；所述测试机和所述外部电源向所述待测芯片提供电压和/或电流，进行所述待测芯片的电压测试和/或电流测试。本发明通过在芯片的参考接地端接一电压误差小的外部电源，由高精度的外部电源提供给待测芯片接地端的电压作为待测芯片工作电压的参考地，使测试机施加到待测芯片上的电压值相应减少，使测试机的测试量程相应降低，从而有效减小因测试机精度不高引起芯片电压测试的偏差，提高芯片电压的测试精度，适用于芯片的大电压和大电流测试。
提高芯片电压测试精度方法