“底层芯片”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网_专利查询网

首页在售求购查询申请展会资讯专利榜企服商城升级VIP

立即登录免费注册

在售专利
求购专利
查询专利
新闻资讯
技术展会
招商加盟
专利榜

本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247

本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247

专利名称

专利名称
专利号码
专利分类
申请人
公布日期

农业化学；冶金建筑机械工程区域搜索

主分类

B 作业；运输

C 化学；冶金

D 纺织；造纸

E 固定建筑物

F 机械工程、照明、加热

专利下载VIP

公布日期

2023-10-24 公布专利

2023-10-20 公布专利

2023-10-17 公布专利

2023-10-13 公布专利

2023-10-10 公布专利

2023-10-03 公布专利

2023-09-29 公布专利

2023-09-26 公布专利

2023-09-22 公布专利

2023-09-19 公布专利

专利权人

国家电网公司

华为技术有限公司

中兴通讯股份有限公司

三星电子株式会社

中国石油化工股份有限公司

鸿海精密工业股份有限公司

松下电器产业株式会社

上海交通大学

钻瓜专利网为您找到相关结果561431个，建议您升级VIP下载更多相关专利

[发明专利]一种芯片堆栈立体封装结构及制造方法-CN201711216922.6有效
发明人：不公告发明人 -专利权人：长鑫存储技术有限公司
申请日： 2017-11-28 - 公布日： 2020-09-04 - 主分类号： H01L25/065 文献下载
摘要：本发明提供一种芯片堆栈立体封装结构及制造方法。封装结构包括：芯片封装堆栈体，包括第一芯片封装体、底层芯片封装体和设置在第一芯片封装体和底层芯片封装体间的中介重布线层，底层芯片封装体具有一安装表面；表面重布线结构，形成于安装表面。中介重布线层与底层芯片封装体直接贴合；底层芯片封装体的底层芯片周围的塑封体中形成有底层穿孔，中介重布线层和表面重布线结构通过底层穿孔电性连接。制造方法包括：形成第一芯片模封体，在其表面形成中介重布线层；形成底层芯片模封体，使底层芯片模封体与中介重布线层以无间隙方式直接贴合，在底层芯片周围的塑封体中形成底层穿孔。
一种芯片堆栈立体封装结构制造方法

[发明专利]一种多芯片组件的封装结构-CN202310339862.6有效
发明人：姜旭波 -专利权人：中科华艺（天津）科技有限公司
申请日： 2023-04-03 - 公布日： 2023-07-25 - 主分类号： H01L23/495 文献下载
摘要：本发明提供了一种多芯片组件的封装结构，包括基岛，其上设有至少两个芯片固定区，且每个芯片固定区内分别能固定一个底层芯片，在需要底层芯片与基岛绝缘的芯片固定区内设有基板，且基板置于底层芯片与芯片固定区之间；在底层芯片上方，能粘接上层芯片，且上层芯片的面积小于底层芯片，底层芯片的焊窗置于上层芯片的周侧；沿基岛周侧设有多个管脚，底层芯片和上层芯片的焊窗通过金属线与其他的底层芯片和/或上层芯片的焊窗或管脚连接。本发明通过在基岛上设置多个芯片固定区的方式，使得多个芯片与基岛接触，增加了多个芯片在工作中的散热效率，同时利用基板将部分芯片与基岛之间进行绝缘，防止底层芯片与基岛导电连接。
一种芯片组件封装结构

[实用新型]倒装芯片与底层芯片的堆叠结构-CN202222640369.1有效
发明人：殷炯;林叶;张韬;何国强 -专利权人：江苏华创微系统有限公司
申请日： 2022-10-09 - 公布日： 2023-01-31 - 主分类号： H01L23/495 文献下载
摘要：本实用新型公开了一种倒装芯片与底层芯片的堆叠结构，包括基板层、底层芯片、金属片、倒装芯片和塑封料，底层芯片装在基岛的正面基岛上，底层芯片与基岛以及功能管脚之间焊线进行电气连接，金属片的低端通过装片胶设置在功能管脚上，金属片的高端悬于底层芯片的正上方，每相邻两个金属片的高端之间留有间隔；倒装芯片装在相邻两个金属片的高端的水平面上，塑封料包覆倒装芯片与底层芯片的堆叠结构。优点，本堆叠结构，可以满足倒装芯片与底层芯片尺寸相差不大，甚至倒装芯片比底层芯片尺寸更小的情况且，结构为倒装芯片元器件在上，底层芯片在下的堆叠结构；满足此类产品封装需求，且能提高封装利用率降低封装成本。
倒装芯片底层堆叠结构

[发明专利]一种封装模组及电子设备-CN202011380744.2在审
发明人：姬忠礼;徐伟 -专利权人：华为技术有限公司
申请日： 2020-11-30 - 公布日： 2021-04-06 - 主分类号： H01L25/18 文献下载
摘要：本申请提供了一种封装模组及电子设备，封装模组包括层叠设置的衬底层、以及层叠设置在衬底层的多个芯片层。衬底层作为支撑结构，以支撑上述多个芯片层。多个芯片层包含有顶层芯片层，该顶层芯片层为多个芯片层中距离衬底层最远的一个芯片层。其中，顶层芯片层包含有第一芯片，第一芯片的连接面朝向衬底层，且第一芯片的连接面通过第一导体与相邻芯片层的芯片导电连接。在上述技术方案中，通过一个基板(衬底层)支撑所有的芯片，降低了基板的使用的个数，进而降低了封装模组的厚度。另外，通过将第一芯片的连接面朝向衬底层，使得第一芯片与其他芯片连接的第一导体不会额外占用空间，降低了封装模组的厚度，便于封装模组的小型化。
一种封装模组电子设备

[发明专利]倒装芯片与底层芯片的堆叠结构的制备方法-CN202211225874.8在审
发明人：殷炯;林叶;张韬;何国强 -专利权人：江苏华创微系统有限公司
申请日： 2022-10-09 - 公布日： 2022-11-29 - 主分类号： H01L21/50 文献下载
摘要：本发明公开了一种倒装芯片与底层芯片的堆叠结构的制备方法，包括以下步骤：S1、采用框架材料制备基板层；S2、在基板层的基岛的正面基岛上装底层芯片；S3、底层芯片与基板层焊线进行电气连接；S4、安装金属片；S5、倒装芯片装在相邻两个金属片上；S6、塑封料包覆所述倒装芯片与底层芯片的堆叠结构。优点，本发明方法，满足倒装芯片尺寸与底层芯片尺寸相差不大，甚至倒装芯片尺寸比底层芯片尺寸更小的情况，且结构为倒装芯片在上，底层芯片在下的堆叠结构；满足此类产品封装需求，且能提高封装利用率降低封装成本。
倒装芯片底层堆叠结构制备方法

[发明专利]标签生产设备-CN201710484350.3有效
发明人：丁国红 -专利权人：上海华哲印务有限公司
申请日： 2017-06-23 - 公布日： 2019-12-06 - 主分类号： B31D1/02 文献下载
摘要：本发明公开了一种标签生产设备，包括机架以及安装在机架上的表层放卷辊、底层放卷辊、防伪芯片放卷辊、涂胶装置、防伪芯片切割转存装置以及复合装置，底层放卷辊将底层纸质层送入到防伪芯片切割转存装置位置，涂胶装置置于底层放卷辊以及防伪芯片切割转存装置之间且为底层纸质层涂胶，防伪芯片切割转存装置将防伪芯片放卷辊进行切割，并进行转存后将切割后的芯片附在底层纸质层上，底层纸质层进一步进入到复合装置，表层放卷辊将表层纸质层送入到复合装置位置，表层纸质层与底层纸质层通过复合装置进行复合通过防伪芯片切割转存装置能够将防伪芯片进行切割，并且将其转附，从而让其在附着到底层纸质层存在一定的间隙，方便防伪芯片的转附。
标签生产设备

[发明专利]一种多芯片堆叠的底层传感区域裸露方法及封装结构-CN202110654839.7在审
发明人：刘昭麟;崔广军;宋超超 -专利权人：山东盛芯电子科技有限公司
申请日： 2021-06-11 - 公布日： 2021-09-14 - 主分类号： H01L21/50 文献下载
摘要：本公开提出了一种多芯片堆叠的底层传感区域裸露方法及封装结构，包括：将底层芯片保护杆固定块与底座连接固定，将底层芯片保护杆插入底层芯片保护杆固定块的对应定位孔内，保护杆底部与底层传感芯片传感区域顶面接触，避免胶水渗入传感区域；保护杆顶部放置弹性部件，将盖板盖在弹性部件上并与底层芯片保护杆固定块固定，实现保护杆与芯片动态紧密接触；将需要堆叠放置的芯片依次逐层堆叠粘结，待胶水固化后，将保护杆取出，避免破坏刚刚形成的规则通道；完成多芯片堆叠。本公开技术方案取出定位杆之后能形成完整且规则的通道，实现底层传感芯片与外界的互联互通。
一种芯片堆叠底层传感区域裸露方法封装结构

[发明专利]芯片堆栈立体封装结构及其制造方法-CN201711138426.3有效
发明人：不公告发明人 -专利权人：长鑫存储技术有限公司
申请日： 2017-11-16 - 公布日： 2021-03-16 - 主分类号： H01L23/538 文献下载
摘要：本发明提供一种芯片堆栈立体封装结构及制造方法。封装结构包括：芯片堆栈体，包括以无间隙方式直接接合的第一芯片和底层芯片；第一芯片和底层芯片分别具有第一测试垫和第一穿孔、底层测试垫和底层穿孔，第一穿孔和底层穿孔的一端分别形成有第一承接垫和底层承接垫，底层穿孔贯穿底层测试垫连通至第一承接垫，使底层芯片与第一芯片电性连接。制造方法包括：在晶圆表面形成测试垫并利用测试垫测试晶圆，满足良率基准值的晶圆直接接合；形成穿孔及承接垫使晶圆间形成电性连接；单体化切割形成芯片堆栈立体封装结构。本发明通过晶圆直接接合，缩短了芯片间信号传输距离，降低了封装尺寸；晶圆接合前测试良率，防止低良率晶圆进行堆栈，节约了成本。
芯片堆栈立体封装结构及其制造方法

[发明专利]最小化芯片边缘缺陷的方法及系统-CN201110039439.1无效
发明人：列奥尼德·余·拉左夫斯基 -专利权人：达尔萨公司
申请日： 2011-02-09 - 公布日： 2012-08-15 - 主分类号： H01L21/78 文献下载
摘要：一种配置相邻芯片的芯片相邻边的方法，该相邻芯片位于形成在半导体衬底层上的半导体芯片阵列中。所述芯片含有位于所述衬底层上的电路层。所述电路层具有电路层厚度，所述衬底层具有衬底层厚度。所述方法包括：沿芯片相邻边刻蚀形成沟道，该沟道深度超过电路层厚度；划透衬底层形成沟槽，该沟槽沿刻蚀沟道对准地被划刻，并且部分地包含所述沟道。
最小化芯片边缘缺陷方法系统

[发明专利]芯片封装体-CN201110188134.7在审
发明人：吴开文 -专利权人：鸿富锦精密工业（深圳）有限公司;鸿海精密工业股份有限公司
申请日： 2011-07-06 - 公布日： 2013-01-09 - 主分类号： H01L23/66 文献下载
摘要：本发明涉及一种芯片封装体，其包括电路板、芯片及导线。该电路板包括金属底层、形成在该金属底层的中间层及形成在该中间层的导电线路层，该金属底层用于连接地端，该芯片封装体开设有贯穿该导电线路层及该中间层的通孔以暴露该金属底层，该芯片置于该通孔内且位于该金属底层上，该芯片与该金属底层相互绝缘，该导线连接该芯片及该导电线路层。
芯片封装

[发明专利]基于下粗上细型TSV的嵌套式散热网络结构-CN201910591447.3在审
发明人：马奎;杨发顺;杨勋勇;王勇勇;施建磊;韩志康 -专利权人：贵州大学
申请日： 2019-07-02 - 公布日： 2019-08-16 - 主分类号： H01L23/367 文献下载
摘要：本发明公开了一种基于下粗上细型TSV的嵌套式散热网络结构，它包括：顶层芯片、中间层芯片和底层芯片，其特征在于：所述顶层芯片、中间层芯片和底层芯片重叠放置，顶层芯片、中间层芯片和底层芯片通过SiO₂与底部铜热层键合在一起；顶层芯片、中间层芯片和底层芯片上均匀设置有散热TSV孔；解决了三维集成功率系统的热稳定性问题。
芯片底层芯片中间层顶层散热网络结构嵌套式集成功率系统均匀设置热稳定性重叠放置键合热层三维

[发明专利]一种混合封装结构及封装方法-CN202110785778.8在审
发明人：李万霞;吕海兰;马勉之;王艳荣;白燕 -专利权人：华天科技（西安）有限公司
申请日： 2021-07-12 - 公布日： 2021-10-22 - 主分类号： H01L23/488 文献下载
摘要：本发明公开了一种混合封装结构及封装方法，本发明的封装结构是通过倒装上芯的技术将底层芯片直接倒扣固定在基材框架上，将底层芯片的PAD直接与基材框架保持电性连接，实现电性导通，在底层芯片上在设置上层信息，使底层芯片与上层芯片保持信号隔离，底层芯片背面的信号以及上层芯片的信号均通过键合的方式与基材连接，决了现有技术中优先的布线和打线空间使封装体增大的存在的问题。
一种混合封装结构方法

[发明专利]车载控制器过流保护的安全处理方法及系统-CN202111023700.9有效
发明人：邬婧婧;杨钢;贺兴亮;张静静 -专利权人：东风商用车有限公司
申请日： 2021-08-31 - 公布日： 2023-03-24 - 主分类号： G05B23/02 文献下载
摘要：本发明提供一种车载控制器过流保护的安全处理方法及系统，该方法包括：底层软件上报底层驱动芯片的过流故障信息到应用层软件；所述应用层软件收到所述底层软件上报的所述底层驱动芯片的过流故障信息后，调用所述底层软件的过流故障清除函数，底层软件将所述过流故障信息清除，以供解锁底层驱动芯片；所述底层驱动芯片进行过流故障诊断，如果未诊断出过流故障，则所述驱动芯片继续正常工作。本发明可以有效避免误报过流故障，防止驱动芯片异常锁死，导致执行器无法正常驱动，增加车辆行驶过程中的稳定性和安全性。
车载控制器保护安全处理方法系统

[实用新型]一种嵌入式多制层封装芯片-CN202222165257.5有效
发明人：周玥波 -专利权人：华天科技（南京）有限公司
申请日： 2022-08-17 - 公布日： 2022-12-16 - 主分类号： H01L25/16 文献下载
摘要：本实用新型提供一种嵌入式多制层封装芯片，包括：基板，所述基板上设有底层芯片，所述底层芯片上设有多层顶层芯片，所述基板与所述顶层芯片之间形成悬空区域，所述悬空区域内设有减少悬空假片，且所述减少悬空假片与所述底层芯片呈相对设置；其结构简单，操作方便，解决了现有技术中底层芯片尺寸过小导致顶层芯片在打线过程中芯片存在裂片和翘边的技术问题，提高了芯片的封装良率。
一种嵌入式多制层封装芯片

[发明专利]可编程晶体管阵列设计方法-CN201010001097.X有效
发明人：罗明健;吴国雄 -专利权人：台湾积体电路制造股份有限公司
申请日： 2010-01-21 - 公布日： 2010-07-28 - 主分类号： G06F17/50 文献下载
摘要：本发明涉及一种设计集成电路的方法，包括提供彼此相同的第一芯片和第二芯片。第一芯片和第二芯片中的每一个都包括基底层，基底层包括逻辑晶体管单元(LTU)阵列。该方法还包括：连接第一芯片的基底层以形成第一应用芯片；以及连接第二芯片的基底层以形成不同于第一应用芯片的第二应用芯片。
可编程晶体管阵列设计方法

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
下一页»
尾页
共 100000 条

友情链接：交换友情链接需要网站权重大于4，网站收录10W以上，如符合条件，请联系QQ：76009968。

关于我们寻求报道投稿须知广告合作版权声明网站地图友情链接企业标识联系我们

在线咨询

400-8765-105周一至周五 9:00-18:00

版权所有钻瓜科技（天津）有限公司津ICP备15000985号津公网安备 12019202000206号http://www.vipzhuanli.com/公布日期

咨询在线客服

咨询在线客服

tel code back_top