“层内介孔”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果11339393个，建议您升级VIP下载更多相关专利

[发明专利]一种三维集成电路结构的制作方法和三维集成电路结构-CN201210261929.0有效
发明人：凌龙 -专利权人：中芯国际集成电路制造（上海）有限公司
申请日： 2012-07-26 - 公布日： 2014-02-12 - 主分类号： H01L21/768 文献下载
摘要：该方法包括：提供基底；在基底上形成第一芯片介电层，在第一芯片介电层中形成第一芯片凹槽，在第一芯片凹槽中嵌入第一芯片；在第一芯片介电层上形成第一通孔介电层，在第一通孔介电层内形成第一导电通孔和第一导电沟槽；在第一通孔介电层上形成第二芯片介电层，在第二芯片介电层中形成第二芯片凹槽，在第二芯片凹槽中嵌入第二芯片；在第二芯片介电层上形成第二通孔介电层，在第二通孔介电层内形成第二导电通孔、在第二芯片介电层和第二通孔介电层内形成第三导电通孔，在第二通孔介电层内形成第二导电沟槽。
一种三维集成电路结构制作方法

[发明专利]双层多孔性介电层和半导体介电层内连线结构的制造方法-CN200710138378.8有效
发明人：余振华;卢永诚;郑培仁;周家政;林耕竹;柯忠祁;包天一;郑双铭 -专利权人：台湾积体电路制造股份有限公司
申请日： 2007-08-01 - 公布日： 2008-07-23 - 主分类号： H01L21/768 文献下载
摘要：本发明提供一种双层多孔性介电层和半导体介电层内连线结构及其制造方法。该双层多孔性介电层和半导体介电层内连线结构包括底层介电层和顶层介电层。底层介电层与顶层介电层的原子成分相同，但介电常数值较高，且底层介电层成为顶层介电层的蚀刻停止层，顶层介电层可作为化学机械研磨停止层。双层多孔性介电层和半导体介电层内连线结构的制造方法包括形成具有第一成孔剂含量的底层介电层；形成顶层介电层，其成孔剂含量较上述第一成孔剂含量高；进行固化工艺，以使底层介电层残留的成孔剂含量比顶层介电层少。本发明使得顶部介电层的介电常数较低，同时维持与现有技术较高介电常数的单层介电层同样的薄膜硬度，并可降低工艺成本。
双层多孔性介电层半导体介电层内连线结构制造方法

[发明专利]双镶嵌结构的形成方法-CN201410239086.3有效
发明人：张城龙;张海洋 -专利权人：中芯国际集成电路制造(上海)有限公司
申请日： 2014-05-30 - 公布日： 2018-06-01 - 主分类号： H01L21/768 文献下载
摘要：一种双镶嵌结构的形成方法，包括：提供基底；在所述基底上形成第一介质层；在所述第一介质层内形成第一通孔，所述第一通孔的底部露出所述基底；在所述第一通孔内填充满第二介质层，且第二介质层覆盖所述第一介质层，所述第二介质层与所述第一介质层的刻蚀选择比大于或等于10:1，在所述第二介质层内形成沟槽，所述沟槽底部露出所述第一通孔内的第二介质层；形成沟槽后，在第一通孔内的第二介质层中形成第二通孔，所述第二通孔与所述沟槽相通且露出所述基底；在所述沟槽和第二通孔内填充满导电层
介质层通孔基底双镶嵌结构半导体器件刻蚀选择比导电层相通覆盖

[发明专利]半导体器件及其形成方法-CN201910786558.X在审
发明人：张田田;谭晶晶 -专利权人：中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司
申请日： 2019-08-23 - 公布日： 2021-02-26 - 主分类号： H01L21/768 文献下载
摘要：本发明提供一种半导体器件及其形成方法，其形成方法包括：提供基底，在所述基底上形成介电层；刻蚀所述介电层，在所述介电层内形成通孔，暴露出所述基底表面；对所述通孔侧壁的所述介电层进行表面处理；在所述通孔内填充满金属层；本发明在通孔内填充金属层之前，对通孔侧壁的介电层进行表面处理，提高后续填充的金属层与通孔侧壁的介电层之间的粘附力，金属层和通孔之间具有较好的成形质量，从而提高形成的半导体器件的性能和良率。
半导体器件及其形成方法

[发明专利]半导体器件的形成方法-CN201410077118.4有效
发明人：周鸣 -专利权人：中芯国际集成电路制造（上海）有限公司
申请日： 2014-03-04 - 公布日： 2017-11-03 - 主分类号： H01L21/768 文献下载
摘要：本发明提供了一种半导体器件的形成方法，包括在半导体衬底的介电层上，形成以掺碳的氧化硅为材料的第一硬掩模层，掺碳的氧化硅形成工艺中，不会形成氧气等离子气体，因而避免氧气等离子气体造成介电层损伤；在第一掩模层上形成以掺碳和氟的氧化硅为材料的第二硬掩模层，以第一硬掩模层和第二硬掩模层为整体作为硬掩模层，并以硬掩模层内的硬掩模图案为掩模刻蚀介电层，在介电层内形成开孔；之后采用清洗溶液清洗开孔。其中，清洗第二硬掩模层的速率大于清洗第一硬掩模层的速率，从而可有效扩大硬掩模层以及介电层内的开孔的开口，在后续向介电层的开孔内填充金属材料过程中，便于金属材料进入介电层的开孔内，优化开孔内的金属的结构形态
半导体器件形成方法

[实用新型]电子器件-CN202223461986.1有效
发明人：林桎苇;吕美如;杨佩蓉 -专利权人：日月光半导体制造股份有限公司
申请日： 2022-12-23 - 公布日： 2023-08-01 - 主分类号： H01L23/48 文献下载
摘要：本申请公开了一种电子器件，该电子器件包括：基层；电路，设置于基层下方，并且包含介电层和位于介电层内的导电层；贯通孔，穿过基层且连接电路；强化件，设置于基层内且位于贯通孔旁，强化件用以减小贯通孔对介电层的应力本申请的上述技术方案，至少可以减小贯通孔对介电层的应力，从而可避免介电层发生破裂。
电子器件

[发明专利]接触孔的制作方法-CN201210451655.1有效
发明人：张瑜;黄君;盖晨光 -专利权人：上海华力微电子有限公司
申请日： 2012-11-12 - 公布日： 2013-03-13 - 主分类号： H01L21/768 文献下载
摘要：本发明提供一种接触孔的制作方法，包括：提供半导体衬底，所述半导体衬底上依次形成有第一介质层、第二介质层、第三介质层；进行刻蚀工艺，在所述第一介质层、第二介质层和第三介质层内形成第一接触孔，所述第一接触孔露出半导体衬底；去除所述第三介质层；在所述第二介质层上形成第四介质层，所述第四介质层填充所述第一接触孔；形成贯穿所述第四介质层、第二介质层和第一介质层的第二接触孔，所述第二接触孔露出半导体衬底；去除所述第四介质层。本发明提高了接触孔的制作工艺的稳定性。
接触制作方法

[发明专利]半导体装置检查方法-CN202210916087.1在审
发明人：李逸哲;黄怀莹 -专利权人：台湾积体电路制造股份有限公司
申请日： 2022-08-01 - 公布日： 2023-01-03 - 主分类号： H01L21/66 文献下载
摘要：一种半导体装置检查方法，包括：在基底上方沉积介电材料以形成内连线级介电层；将内连线级介电层图案化以在内连线级介电层中形成多个通孔结构；在内连线级介电层上和通孔结构中形成检查层；对检查层成像以产生图像数据；以及通过分析图像数据来判定通孔结构中是否存在任何缺陷。
半导体装置检查方法

[发明专利]接触孔的制作方法-CN201210451318.2有效
发明人：张瑜;黄海;李全波 -专利权人：上海华力微电子有限公司
申请日： 2012-11-12 - 公布日： 2013-02-13 - 主分类号： H01L21/768 文献下载
摘要：本发明提供接触孔的制作方法，包括：提供半导体衬底，所述半导体衬底上形成有第一介质层和第二介质层；在所述第二介质层内形成第一开口；在所述第二介质层上形成第三介质层，所述第三介质层填充所述第一开口；在所述第三介质层上依次形成第一介质抗反射层、第一底部抗反射层和第一光刻胶层，并且在所述第一底部抗反射层、第一介质抗反射层、第三介质层、第二介质层内形成第四开口；去除所述第一底部抗反射层、第一介质抗反射层、第三介质层；沿所述第一开口和第四开口进行刻蚀工艺，在所述第一开口下方形成第一接触孔，在所述第四开口下方形成第二接触孔，所述第一接触孔和第二接触孔露出半导体衬底。本发明提高了接触孔的制作工艺的稳定性。
接触制作方法

[发明专利]半导体结构、有机中介层及其形成方法-CN202111305467.3在审
发明人：蒋伟韩;郑明达;郑敬禾;张纬森;许鸿生;萧景文;陈俊宏 -专利权人：台湾积体电路制造股份有限公司
申请日： 2021-11-05 - 公布日： 2022-03-22 - 主分类号： H01L23/522 文献下载
摘要：本发明涉及半导体结构、有机中介层及其形成方法。该有机中介层包括互连级介电材料层、至少一介电覆盖层、接合级介电层以及双层电感结构。互连级介电材料层内埋重分布互连结构。所述至少一介电覆盖层覆于最顶层互连级介电材料层之上。接合级介电层覆盖于所述至少一介电覆盖层之上。双层电感结构可包括下导电线圈、导电通孔结构以及上导电线圈。下导电线圈内埋于最顶层互连级介电材料层内。导电通孔结构垂直地延伸通过所述至少一介电覆盖层。上导电线圈内埋于接合级介电层内，并包括铜。
半导体结构有机中介及其形成方法

[发明专利]半导体结构的形成方法-CN201410802122.2有效
发明人：何其暘 -专利权人：中芯国际集成电路制造(上海)有限公司
申请日： 2014-12-18 - 公布日： 2019-01-22 - 主分类号： H01L27/11521 文献下载
摘要：一种半导体结构的形成方法，包括：提供衬底，衬底内具有若干有源区，相邻有源区之间具有隔离结构，部分有源区的衬底表面具有栅极结构，栅极结构两侧分别具有源区和漏区；在有源区、隔离结构和栅极结构表面形成第一介质层；去除隔离结构上方的部分第一介质层，在第一介质层内形成初始通孔；在初始通孔的侧壁表面形成保护层；之后去除初始通孔底部的第一介质层，在第一介质层内形成第一通孔；在第一通孔内形成第二介质层；之后去除第一介质层，在栅极结构两侧分别形成第二通孔和源线沟槽；在第二通孔内形成漏极导电结构，在源线沟槽内形成源线导电结构。
半导体结构形成方法

[发明专利]介电体谐振装置、介电体滤波器和介电体双工器-CN02141537.4无效
发明人：须磨利隆;田口博幸;中口昌久 -专利权人：三洋电机株式会社;三洋电子部品株式会社
申请日： 2002-08-10 - 公布日： 2003-03-26 - 主分类号： H01P7/00 文献下载
摘要：构成本发明的介电体谐振装置的同轴介电体谐振器(2)具有开设贯通孔(22)的介电体块(21)；在介电体块(21)的外周面上形成的外导体层(24)；在介电体块(21)的上述贯通孔(22)的内周面上形成的内导体层(23)；在介电体块(21)的贯通孔(22)的开口一方端面上形成的使外导体层(24)和内导体层(23)彼此短路的短路导体层(25)；在介电体块(21)的外周面上和上述外导体层(24)电气分离后形成的分离导体层分离导体层(3)通过开关接地，通过开关切换改变同轴介电体谐振器(2)的电容，改变谐振频率。
介电体谐振装置滤波器双工器

[发明专利]氧化锆栅介质晶体管的制备方法-CN201610178229.3在审
发明人：刘美华;孙辉;林信南;陈建国 -专利权人：北京大学;北大方正集团有限公司;深圳方正微电子有限公司
申请日： 2016-03-25 - 公布日： 2017-10-03 - 主分类号： H01L29/778 文献下载
摘要：本发明涉及一种氧化锆栅介质晶体管的制备方法，通过在半导体衬底上表面沉积第一介质，形成第一介质层；对第一介质层刻蚀，形成源极、漏极的接触孔，再沉积第二介质，形成第二介质层；对第二介质层光刻、刻蚀，去除源极、漏极接触孔之外区域的第二介质，以使第一介质层部分上表面外露，形成第一窗口；以氮气作为反应气体，对形成欧姆接触电极之后的整个半导体衬底进行退火处理；在第一窗口，对第一介质层以及预设厚度的氮化铝镓层进行刻蚀，形成栅极接触孔；在栅极接触孔内淀积氧化锆，形成氧化锆层，其厚度小于栅极接触孔的深度；在栅极接触孔内沉积第三介质，以使第三介质完全覆盖栅极接触孔，形成晶体管的栅极。
氧化锆介质晶体管制备方法

[发明专利]内埋式电子元件封装结构-CN201210572078.1无效
发明人：卓瑜甄;郑伟鸣 -专利权人：欣兴电子股份有限公司
申请日： 2012-12-25 - 公布日： 2014-07-02 - 主分类号： H01L23/552 文献下载
摘要：本发明公开一种内埋式电子元件封装结构，包括一核心层、一电子元件、一第一介电层、一第二介电层以及多个导通孔。核心层具有一开孔、一第一表面及相对第一表面的一第二表面。电子元件设置于开孔中。第一介电层设置于第一表面上，并填入开孔中，且覆盖电子元件的一侧。第一介电层未填满开孔。第二介电层设置于第二表面上，并填入开孔中，且覆盖电子元件的另一侧，并与第一介电层相接合。第一介电层及第二介电层完整包覆该电子元件。导通孔分别围绕电子元件的周围设置并贯穿第一介电层、第二介电层及核心层，且导通孔分别连通第一介电层及第二介电层。
内埋式电子元件封装结构

[发明专利]一种贴片陶瓷电容器及其制作方法-CN202210414587.5在审
发明人：黄尊祥;李元明;黄德华 -专利权人：龙岩德煜照明有限公司
申请日： 2022-04-20 - 公布日： 2023-05-02 - 主分类号： H01G4/12 文献下载
摘要：本发明提供一种贴片陶瓷电容器，包括陶瓷基体、介电层、第一内电极层、第二内电极层、第一外电极、第二外电极、第一面电极、第二面电极，利用绝缘性陶瓷基体形成介电层，介电层设置于第一内电极层与第二内电极层之间，陶瓷基体分别设有第一孔、第二孔，第一孔深入到第一内电极层，第二孔深入到第二内电极层，第一内电极层为第二孔穿过留有第一介电让位部，或和第二内电极层为第一孔穿过留有第二介电让位部，第一外电极位于第一孔内与第一内电极层电连接，第一外电极在陶瓷基体的外表面上形成第一面电极，第二外电极位于第二孔内与第二内电极层电连接，第二外电极在陶瓷基体的外表面上形成第二面电极，使得陶瓷基体成为单层贴片陶瓷电容。
一种陶瓷电容器及其制作方法

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
下一页»
尾页
共 100000 条