“寄存器信号”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果9385797个，建议您升级VIP下载更多相关专利

[实用新型]一种低成本的数据串并行转换电路-CN201821331243.3有效
发明人：赵晓明;俞玉春 -专利权人：苏州易德龙科技股份有限公司
申请日： 2018-08-17 - 公布日： 2019-02-22 - 主分类号： G06F13/38 文献下载
摘要：本实用新型公开了一种低成本的数据串并行转换电路，包括并行转串行移位寄存器、串行转并行移位寄存器和MCU，所述并行转串行移位寄存器和串行转并行移位寄存器共用使能线、时钟线，有各自独立的数据线。在使能线为低电平时，并行转串行移位寄存器采集外部信号并缓存芯片内部；在使能线为低电平时，MCU将待输出的信号缓存于串行转并行移位寄存器内部；在使能线的上升沿时，串行转并行移位寄存器将芯片内部缓存的信号输出；在使能线为高电平时，并行转串行移位寄存器将缓存于芯片内部的信号传送给MCU。本实用新型通过改进并行转串行移位寄存器，串行转并行移位寄存器与MCU的连接方式及MCU控制算法，节省MCU管脚资源，达到降低产品成本的目的。
并行移位寄存器串行移位寄存器使能并行本实用新型并行转换低成本数据串低电电路芯片缓存产品成本管脚资源缓存芯片连接方式内部缓存信号缓存信号输出上升沿时钟线数据线高电算法采集输出外部改进

[发明专利]一种移位寄存器、栅极驱动电路及显示装置-CN201110430803.7有效
发明人：朱红;徐帅;时凌云 -专利权人：北京京东方光电科技有限公司
申请日： 2011-12-20 - 公布日： 2012-08-29 - 主分类号： G09G3/20 文献下载
摘要：本发明公开了一种移位寄存器、包括多级移位寄存器的栅极驱动电路及包括该栅极驱动电路的显示装置，所述移位寄存器包括：一电容、第二开关单元、第三开关单元以及下拉单元，其中，所述第二开关单元控制时钟信号从信号输出端输出，所述第三开关单元控制时钟信号输出到下级移位寄存器，用以触发下级移位寄存器。应用本发明，可以保证每级移位寄存器都能被正常触发，进而保证包括多级移位寄存器的栅极驱动电路的稳定性和可靠性。
一种移位寄存器栅极驱动电路显示装置

[发明专利]适用于各类周期性测试算法的存储器内建自测试电路-CN201610795123.8有效
发明人：李鸿雁;郭建华 -专利权人：上海华力微电子有限公司
申请日： 2016-08-31 - 公布日： 2019-10-25 - 主分类号： G11C29/18 文献下载
摘要：一种适用于各类周期性测试算法的存储器内建自测试电路，其组成模块包括：内建自测试控制单元、时钟控制信号产生器、地址产生器、数据产生器、数据比较器、可选延时单元、及多个控制寄存器；控制寄存器包括：地址扫描寄存器、算法元素寄存器、算法操作寄存器、数据寄存器及延时寄存器；内建自测试控制单元控制其他各模块协同工作，时钟控制信号产生器、地址产生器、数据产生器分别生成存储器运行所需的时钟控制信号、地址信号以及数据信号，数据比较器判断存储器读取数据正确性并将结果反馈给内建自测试控制单元。通过配置各控制寄存器可实现各类常用周期性存储器测试算法；相应的命令与运作状态机设计可方便的完成对存储器的测试与问题分析工作。
适用于各类周期性测试算法存储器电路

[发明专利]一种用于扩展并行接口的逻辑IP核-CN202111532166.4在审
发明人：王亚辉;杨改赞;周明杰;刘伟超 -专利权人：中航洛阳光电技术有限公司
申请日： 2021-12-14 - 公布日： 2022-04-12 - 主分类号： G06F13/42 文献下载
摘要：本发明提供了一种用于扩展并行接口的逻辑IP核，逻辑中例化出32位的命令地址移入寄存器、16位的数据移出寄存器和16位的数据移入寄存器，处理器SPI接口的片选信号SPI_CS、数据输出信号SPI_MOSI挂接到写入逻辑和读取逻辑的命令、地址移入寄存器和写入逻辑的数据移出寄存器上，SPI接口的数据输入信号SPI_MISO挂接到读取逻辑的数据移入寄存器上，其中命令地址移入寄存器、数据移出寄存器和数据移入寄存器均按照约定的协议帧将读写命令本发明解决了国产飞腾处理器无法直接挂接Local Bus接口设备和基于Local Bus的接口逻辑IP的问题，实现成熟国产Local Bus接口设备和接口逻辑IP的上装使用。
一种用于扩展并行接口逻辑 ip

[实用新型]一种用于沙盘道岔的控制装置-CN202122753826.3有效
发明人：薛腾辉;李柏松;邓辰鑫;惠青文;张国光 -专利权人：上海电泽智控技术有限公司
申请日： 2021-11-11 - 公布日： 2022-05-10 - 主分类号： G05B19/042 文献下载
摘要：本实用新型公开了一种用于沙盘道岔的控制装置，包括串行输入并行输出位移寄存器、并行输入串行输出移位寄存器单元、数据采集单元以及控制器；串行输入并行输出位移寄存器的输入端用于与第一信号输入单元相连接，串行输入并行输出位移寄存器的输出端用于与控制信号执行装置相连接；并行输入串行输出移位寄存器单元的输入端分别与第二信号输入单元、串行输入并行输出位移寄存器的输出端相连接，并行输入串行输出移位寄存器单元的输出端与数据采集单元相连接；串行输入并行输出位移寄存器、并行输入串行输出移位寄存器单元的使能端、时钟端分别与控制器相连接。
一种用于沙盘道岔控制装置

[发明专利]一种串行转并行转换电路和转换器以及转换系统-CN201410140970.1有效
发明人：陈余 -专利权人：龙迅半导体（合肥）股份有限公司
申请日： 2014-04-09 - 公布日： 2017-08-22 - 主分类号： H03M9/00 文献下载
摘要：本申请公开了一种串行转并行转换电路、转换器以及转换系统，其中转换电路包括第1至第移位寄存器组、选择器组和并行输出寄存器组，其中n为奇数，移位寄存器组包括第一寄存器和第二寄存器，且第二寄存器的时钟信号输入端设置有非门上述电路获取到串行输入信号serial_data后，第一时钟信号的正沿和反沿分别同步（n+1）/2次，产生n+1个同步信号，选择器组通过选择时钟信号data_sel将n+1个同步信号组合成n个信号，最后由输出信号寄存器通过读出时钟read_clk将组合后的n个信号同步输出，得到n位并行数据，其中第一时钟信号的类型可以为半速时钟信号也可以是全速时钟信号。
一种串行并行转换电路转换器以及系统

[实用新型]一种采用FPGA控制器的通信设备-CN201220324388.7有效
发明人：杨光祥;刘渝新;王刚 -专利权人：重庆工商大学
申请日： 2012-06-27 - 公布日： 2013-01-16 - 主分类号： G06F13/38 文献下载
摘要：本实用新型属于通信系统领域，尤其涉及一种采用FPGA控制器的通信设备。本实用新型包括FPGA的模板，模板上的寄存器和FIFO，寄存器输出端口连接CPU的信号输入端口，寄存器输入端口连接FIFO的输出端口，FIFO输入端口连接远程终端设备的输出端口，同时模板上的寄存器为主寄存器和从寄存器两个，FIFO为主FIFO和从FIFO两个，主寄存器连接主FIFO，从寄存器连接从FIFO，就是说信号的传送可以是两个途径。在正常信号传送时，我们采用第一条信号传送方式，当信号突然中断时，我们立刻采用第二条传送方式进行续传，不仅保证了信号的传送的连续性和完整性，而且减轻了控制站处理器的负荷，提高了其运行效率。
一种采用 fpga 控制器通信设备

[发明专利]驱动显示装置的装置-CN200310124921.0有效
发明人：文胜焕 -专利权人：三星电子株式会社
申请日： 2003-12-17 - 公布日： 2004-08-25 - 主分类号： G09G3/20 文献下载
摘要：一种显示装置的驱动装置，包括栅极驱动器，所述栅极驱动器包括有一系列移位寄存器。每一移位寄存器产生由电容的充电和放电决定的输出。电容的充电被下一移位寄存器的输出或与下一移位寄存器的输出同步的信号阻滞，或者电容的放电被前一移位寄存器的输出或与前一移位寄存器的输出同步的信号阻滞。
驱动显示装置装置

[发明专利]栅极驱动电路、TFT阵列基板、显示面板及显示装置-CN201410040341.1有效
发明人：夏志强;徐鑫;孙丽娜;敦栋梁;金慧俊 -专利权人：上海中航光电子有限公司;天马微电子股份有限公司
申请日： 2014-01-27 - 公布日： 2014-07-23 - 主分类号： G09G3/20 文献下载
摘要：本发明提供一种栅极驱动电路，包括m级串联的移位寄存器；每级移位寄存器包括：第一复位端、第一输入端和输出端；m级移位寄存器中第1级移位寄存器的第一复位端接收复位信号，以使第1级移位寄存器在扫描前复位；第2级移位寄存器至第i级移位寄存器在扫描前复位；第n级移位寄存器的第一复位端电连接于第n-i级移位寄存器的输出端，接收第n-i级移位寄存器的输出端的输出信号，第n-i级移位寄存器输出端的输出信号控制第n级移位寄存器在扫描前复位
栅极驱动电路 tft 阵列显示面板显示装置

[实用新型]光传感控制装置-CN200920267790.4有效
发明人：徐蔚 -专利权人：徐蔚
申请日： 2009-10-20 - 公布日： 2010-08-11 - 主分类号： G06F3/01 文献下载
摘要：一种光传感控制装置，它包括传感阵列、寄存器、控制电路、处理器和存储器，所述的传感阵列采集光信号，传感阵列与功能寄存器的对应信号输入端相连，功能寄存器的各数据信号端与各数据寄存器的对应信号输入端相连，各数据寄存器的数据信号输出端均与变址寄存器的数据信号端连接，变址寄存器的信号端与控制电路的信号端相连，控制电路的数据信号输出端与处理器的数据信号端相连，处理器的控制信号输出端作为光传感控制装置的输出控制配置该光传感控制装置的移动智能装置相应的应用程序。
传感控制装置

[发明专利]保护数据处理设备中的系统控制寄存器-CN200710141020.0有效
发明人： D·克肖;R·R·格里森思怀特 -专利权人： ARM有限公司
申请日： 2007-08-16 - 公布日： 2008-04-16 - 主分类号： G06F21/22 文献下载
摘要：一种保护系统控制寄存器的数据处理设备和方法，处理逻辑执行软件例程，多个系统控制寄存器存储存储系统资源的访问控制信息。此外，提供了至少一个写入控制寄存器，其每个字段与一个或多个系统控制寄存器相关联。禁止控制逻辑生成禁止信号，并且当禁止信号清除时，访问控制信息能够被写入系统控制寄存器中，并且写入限制数据能够被写入至少一个写入控制寄存器的每个字段中。接着，当禁止控制逻辑设定禁止信号时，至少一个写入控制寄存器变成只读，并且对于其中每个具有写入限制数据的字段，由写入限制数据所指示的那些相关联的系统控制寄存器也变成只读的。这一机制为要被当作只读寄存器的那些系统控制寄存器的编程提供了非常灵活的方法。
保护数据处理设备中的系统控制寄存器

[实用新型]基于可编程逻辑芯片的周期脉冲信号自动检测保护模块-CN201620558823.0有效
发明人：钟景华;蒋振立 -专利权人：南京国睿安泰信科技股份有限公司
申请日： 2016-06-12 - 公布日： 2016-11-23 - 主分类号： H03K5/19 文献下载
摘要：本实用新型涉及一种基于可编程逻辑芯片的周期脉冲信号自动检测保护模块，包括变换器、计数器、脉冲周期寄存器、脉冲宽度寄存器、比较器，输入信号有采样时钟、被检测脉冲、寄存器复位信号：变换器是将输入的被测周期脉冲信号转换为与被测周期脉冲信号同步、宽度等于时钟周期的窄脉冲信号；计数器是在采样时钟触发下进行被检测脉冲的计数；脉冲周期寄存器保存被测周期脉冲信号的脉冲周期测量值。脉冲宽度寄存器保存被测周期脉冲信号的脉冲宽度测量值。比较器是实时将脉冲周期寄存器、脉冲宽度寄存器的数据与设置的脉冲周期、脉冲宽度典型数据进行比较，当偏差超出设定范围时，输出控制信号关断射频器件的激励信号输入，保护射频器件和后级器件。
基于可编程逻辑芯片周期脉冲信号自动检测保护模块

[发明专利]移位寄存电路-CN200510106796.X有效
发明人：魏俊卿;吴仰恩;林威呈 -专利权人：友达光电股份有限公司
申请日： 2005-10-12 - 公布日： 2006-05-31 - 主分类号： G11C19/28 文献下载
摘要：本发明为一种不利用次级移位寄存器的输出信号为反馈信号的移位寄存器，利用一闩锁机构与一时钟信号来控制移位寄存器输出信号的电压电平。利用本发明的移位寄存器亦可缩小晶体管的尺寸，且大幅减少电路所占的区域面积。此外利用本发明的移位寄存器的驱动电路还可改善相邻两级输出信号的重叠情况，减少液晶显示器的残影问题。
移位寄存电路

[发明专利]数据缓存器及数据读取方法-CN201910805458.7有效
发明人：闯小明;杨龚轶凡;郑瀚寻;张斌 -专利权人：深圳芯英科技有限公司
申请日： 2019-08-26 - 公布日： 2020-12-22 - 主分类号： G06F5/06 文献下载
摘要：本申请实施例公开了一种数据缓存器及数据读取方法，其中，方法应用于数据缓存器；数据缓存器包括第一寄存器和第二寄存器；方法包括：第一寄存器接收外部发送的数据读取信号；其中，数据读取信号在第一寄存器的存储空间中按照第一预设方向和/或第二预设方向传输；其中，数据存储于第一寄存器的存储空间；第一预设方向为多方向，第二预设方向为单方向；第一寄存器将数据读取信号传输过程中流经的数据转存至第二寄存器中。实施本申请，可以在一个数据读取信号的作用下，将确定好的数据范围内的数据存储至第二寄存器中，其数据读取逻辑简单。
数据缓存读取方法

[发明专利]一种SOC电源管理电路及控制方法-CN201910366391.1在审
发明人：杜凯;许达文 -专利权人：苏州神指微电子有限公司
申请日： 2019-05-05 - 公布日： 2019-07-05 - 主分类号： G06F1/26 文献下载
摘要：本发明公开了一种SOC电源管理电路，包括寄存器单元、驱动单元，其中，寄存器单元的输出Q连接驱动单元的输入；寄存器单元的输入连接外部的使能信号EN，当使能信号EN为高电平时，寄存器单元的输出Q为高电平，驱动单元控制VDDA电源向用电模块供电；寄存器单元接收用电模块输出的SHUTDOWN信号，当使能信号EN为低电平、SHUTDOWN信号为高电平时，输出Q为低电平，驱动单元控制VDDA电源停止向用电模块供电。本发明同时提供一种控制方法，在用电模块完成工作后输出SHUTDOWN信号给寄存器单元，当使能信号EN为低时，寄存器单元输出低电平给驱动单元，使其控制VDDA电源停止向用电模块供电。本发明利用SOC系统的用电模块发出信号关闭自身的电源，有效降低功耗。
寄存器单元用电模块驱动单元使能信号输出电源电源管理电路低电平高电供电有效降低功耗输出低电平输入连接信号关闭高电平外部