“单写多读”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果1590024个，建议您升级VIP下载更多相关专利

[发明专利]耗材芯片写读方法、耗材芯片、耗材芯片系统和写读设备-CN202010065535.2在审
发明人：不公告发明人 -专利权人：杭州旗捷科技有限公司
申请日： 2020-01-20 - 公布日： 2020-06-26 - 主分类号： G06F3/12 文献下载
摘要：本申请涉及一种耗材芯片写读方法、耗材芯片、耗材芯片系统和写读设备，所述方法包括：通过接口模块接收连接信息并根据连接信息建立耗材芯片和写读设备的无线连接；此外，耗材芯片通过接口模块接收写读指令，根据写读指令进行写读操作，实现了通过无线方式对耗材芯片进行写读，即使耗材芯片已经封装，耗材已经包装，依然可以高效、低成本地对耗材芯片进行写读。
耗材芯片方法系统设备

[发明专利]一种地址相关读写队列维序的方法及装置-CN202010151787.7有效
发明人：郭维;雷国庆;郭辉;王俊;郑重;邓全;黄立波;隋兵才;倪晓强;孙彩霞;王永文 -专利权人：中国人民解放军国防科技大学
申请日： 2020-03-06 - 公布日： 2022-03-11 - 主分类号： G06F5/10 文献下载
摘要：本发明公开了一种地址相关读写队列维序的方法及装置，用于微处理器的读写请求下发部件，本发明方法步骤包括：监测写/读队列，为每一个到达写/读队列的写请求建立一个更早地址相关读/写请求序列，且根据写/读队列的请求完成情况更新更早地址相关写/读请求序列；基于更早地址相关读请求序列/更早地址相关写请求序列进行选取写/读请求的地址相关写/读队列维序操作选出更早地址相关读/写请求序列为空的写/读请求。本发明能够实现在维持读请求队列和写请求队列的处理速度影响最小的状态下，保证最后发出的地址相关读请求和写请求维持正确的顺序，达到判断快速且代价最小化的效果，在控制逻辑实现方面做到了最简化，具有实现简单的特点
一种地址相关读写队列方法装置

[发明专利]一种可同时进行读写操作的多通道NANDflash控制器-CN201010152067.9无效
发明人：迟志刚 -专利权人：上海华虹集成电路有限责任公司
申请日： 2010-04-20 - 公布日： 2011-11-09 - 主分类号： G06F13/28 文献下载
摘要：一种可同时进行读写操作的多通道NANDflash控制器，由微控制器、设备控制器、设备端DMA控制器、系统存储器、系统存储器访问仲裁逻辑单元、NANDflash DMA写控制逻辑单元、NANDflash DMA读控制逻辑单元、NANDflash数据缓存区单元和NANDflash接口控制器逻辑单元构成。该控制器在写操作执行的同时读操作的数据从NANDflash阵列读出写入数据缓存区，并由NANDflash DMA读控制逻辑单元从NANDflash数据缓存区读出并写入系统存储器，在写操作完成后由设备控制器将数据从系统存储器读出并传送到主控端本发明能够同时进行读写NANDflash的操作，并且能够有效提高在随机读NANDflash和随机写NANDflash交替出现情况下多通道NANDflash控制器的带宽，满足应用需求。
一种同时进行读写操作通道 nandflash 控制器

[发明专利]存储器故障测试方法-CN202310642714.1在审
发明人：钟岱山;陈斌斌;张有志 -专利权人：粤芯半导体技术股份有限公司
申请日： 2023-05-31 - 公布日： 2023-08-15 - 主分类号： G11C29/56 文献下载
摘要：本发明提供了一种存储器故障测试方法，包括：向每个地址写入反棋盘格数据；进行延时操作；从高地址向低地址依次进行读反棋盘格数据、读反棋盘格数据、写反棋盘格数据、读反棋盘格数据、写棋盘格数据、读棋盘格数据、写棋盘格数据和读棋盘格数据的操作；从高地址向低地址依次进行读棋盘格数据、写反棋盘格数据、写反棋盘格数据、读反棋盘格数据和写棋盘格数据的操作；从高地址向低地址依次进行读棋盘格数据、读棋盘格数据、写棋盘格数据、读棋盘格数据、写反棋盘格数据、读反棋盘格数据、写反棋盘格数据和读反棋盘格数据的操作；从高地址向低地址依次进行读反棋盘格数据、写棋盘格数据、写棋盘格数据、读棋盘格数据和写反棋盘格数据的操作。
存储器故障测试方法

[发明专利]多磁头式磁盘驱动器-CN97117298.6无效
发明人：王夜辉 -专利权人：王夜辉
申请日： 1997-09-25 - 公布日： 1999-03-31 - 主分类号： G11B5/29 文献下载
摘要：一种多磁头式磁盘驱动器,属于计算机领域,它是在以往的硬盘或软驱的基础上,在每个磁片表面上都并列增加了多个磁头进行同步读/写,这样做将大大提高磁盘驱动器的读/写速度。
磁头磁盘驱动器

[发明专利]多端口存储器-CN200510087189.3无效
发明人：池田雄一郎 -专利权人：松下电器产业株式会社
申请日： 2005-07-27 - 公布日： 2006-03-01 - 主分类号： G11C11/419 文献下载
摘要：本多端口存储器具有存储保持电路、多个写电路和读电路以及读/写能力调整电路。该读/写能力调整电路单独设置每一写/读电路的写/读能力。该读/写能力调整电路使用运行状态确定电路，根据每一读/写电路中的运行状态来确定每单位时间内的写/读次数。所使用的运行状态确定电路是噪声量检测电路、运行完成检测电路或者电势波动检测电路。
多端存储器

[发明专利]一种在低压下提升读写稳定性的单端8管SRAM存储单元电路-CN201910564527.X有效
发明人：贺雅娟;吕嘉洵;吴晓清;黄茂航;张波 -专利权人：电子科技大学
申请日： 2019-06-27 - 公布日： 2021-05-14 - 主分类号： G11C11/412 文献下载
摘要：一种在低压下提升读写稳定性的单端8管SRAM存储单元电路，属于集成电路技术领域。本发明通过设置第三NMOS管和第四NMOS管构成读缓冲器结构，用来消除读干扰对SRAM存储单元电路的影响；增加了第五NMOS管，当进行写操作时，字线开启使第六NMOS管导通，第五NMOS管关断，从而使存储点Q处于浮动状态，大幅提升SRAM存储单元电路的写1能力；另外通过增大第六NMOS管的尺寸能够提升SRAM存储单元电路写0的能力。本发明能够用于单端读写阵列结构，用以解决低压下单端结构带来的写能力降低的问题。
一种压下提升读写稳定性 sram 存储单元电路

[发明专利]数据读写方法、装置以及环形队列-CN201810525547.1有效
发明人：李昭早 -专利权人：深圳市道通智能航空技术股份有限公司
申请日： 2018-05-28 - 公布日： 2023-07-04 - 主分类号： G06F5/16 文献下载
摘要：本发明提供一种数据读写方法、装置以及环形队列，该方法，包括：从环形队列的队列头中获取写指针的偏移位置；根据所述写指针的偏移位置确定读指针的偏移位置；根据所述读指针的偏移位置，从所述环形队列中读取数据。实现了共享内存的单输入多输出，使得多个读线程可以并行从环形队列中读取数据，从而有效提高了数据的读写效率，降低内存的消耗。
数据读写方法装置以及环形队列

[发明专利]用于与单端口SRAM一起使用的可配置伪双端口架构-CN201711288535.3有效
发明人： H·拉瓦特;A·帕沙克 -专利权人：意法半导体国际有限公司
申请日： 2017-12-07 - 公布日： 2021-10-12 - 主分类号： G11C8/10 文献下载
摘要：本公开涉及用于与单端口SRAM一起使用的可配置伪双端口架构。一种存储器阵列具有字线和位线。行解码器可操作来解码行地址并且选择对应的字线。读写时钟生成器可操作以生成保持时钟信号。地址时钟生成器接收读地址、写地址、双端口模式控制信号、读芯片选择信号和写芯片选择信号。当在双端口模式中操作时，并且当在读模式中操作时，地址时钟生成器响应于保持时钟信号而向读地址施加读延迟，并且将延迟的读地址作为地址输出到行预解码器。
用于端口 sram 一起使用配置架构

[发明专利]访存指令的调度方法、装置、电子设备和存储介质-CN202310798902.3在审
发明人：请求不公布姓名 -专利权人：摩尔线程智能科技（北京）有限责任公司
申请日： 2023-06-30 - 公布日： 2023-09-29 - 主分类号： G06F9/38 文献下载
摘要：所述方法包括：响应于接收到读指令，且写指令缓冲器中存在与所述读指令冲突的写指令，等待与所述读指令冲突的写指令处理完成后，将所述读指令存入读指令缓冲器；响应于接收到所述读指令，且所述写指令缓冲器中不存在与所述读指令冲突的写指令，将所述读指令存入所述读指令缓冲器；其中，所述写指令缓冲器用于缓冲写指令；基于所述读指令缓冲器调度读指令，以及，基于所述写指令缓冲器调度写指令。
指令调度方法装置电子设备存储介质

[发明专利]一种支持乱序多读写的寄存器组电路装置-CN202110272316.6在审
发明人：杨旭光 -专利权人：苏州芯启微电子科技有限公司
申请日： 2021-03-12 - 公布日： 2021-07-09 - 主分类号： G06F30/373 文献下载
摘要：本发明是一种支持乱序多读写寄存器组电路装置，包括：多端口乱序写选择控制器、多端口写选择阵列、写指令队列、寄存器组文件。本发明用于顺序或乱序的多发射多执行处理器，解决对寄存器组电路的乱序多读多写问题。本发明所述寄存器组文件中包含一个特定的写选择控制器，实现一种特定的基于标识符的流水线控制机制。
一种支持乱序多读写寄存器电路装置

[发明专利]一种多增量虚拟机内存管理系统和方法-CN201310022422.4有效
发明人：吴松;金海;石宣化;胡修堃 -专利权人：华中科技大学
申请日： 2013-01-22 - 公布日： 2013-05-08 - 主分类号： G06F9/455 文献下载
摘要：本发明公开了一种多增量虚拟机管理系统，包括页面读监控模块、页面写监控模块、共享管理模块、页面拷贝模块、内存分配回收模块以及类气球驱动模块，页面读监控模块用于监控虚拟机对镜像文件的读操作，并在虚拟机读取过程中需要访问基础镜像文件时通知共享管理模块，页面写监控模块用于监控虚拟机对内存页面的写操作，并在写操作作用在共享管理模块管理的页面上时通知共享管理模块，共享管理模块用于管理来自基础镜像文件的页面，并对该页面做标记以方便页面写监控模块进行写监控，本发明避免了基于同一基础镜像文件的多个增量虚拟机针对磁盘上基础镜像文件中相同的数据内容所进行的重复的读操作。
一种增量虚拟机内存管理系统方法

[发明专利]耗材芯片系统以及耗材容器-CN202010987095.6在审
发明人：不公告发明人 -专利权人：杭州旗捷科技有限公司
申请日： 2020-09-18 - 公布日： 2021-07-20 - 主分类号： G06F3/12 文献下载
摘要：本申请涉及一种耗材芯片系统以及耗材容器，包括耗材芯片以及天线板，其中：所述天线板，布设有天线，用于接收连接信息以及写读指令；所述耗材芯片，用于基于所述连接信息建立所述耗材芯片与写读设备之间的无线连接，还用于基于所述写读指令进行写读操作上述耗材芯片系统以及耗材容器，通过布设有天线的天线板接收连接信息并根据连接信息建立耗材芯片和写读设备的无线连接；此外，耗材芯片通过布设有天线的天线板接收写读指令，根据写读指令进行写读操作，实现了通过无线方式对耗材芯片进行写读，即使耗材芯片已经封装，耗材已经包装，依然可以高效、低成本地对耗材芯片进行写读。
耗材芯片系统以及容器

[发明专利]存储器的控制方法、存储系统-CN200680027666.X无效
发明人：砂永登志男;藤田典生 -专利权人：国际商业机器公司
申请日： 2006-07-26 - 公布日： 2008-07-30 - 主分类号： G11C11/401 文献下载
摘要：其谋求在可进行单写入的存储器中缩短访问循环时间并提高数据输入输出(I/O)的数据传输率。本发明的存储器包括：将从地址输入端输入的读地址和写地址锁存的锁存电路、选择已由锁存电路锁存的读地址和写地址的任何一个作为访问地址的地址选择电路、锁存从存储单元阵列读出的读数据的读锁存电路、将从数据输入输出端输入的写数据锁存的写锁存电路、以及接收从指令输入端输入的指令并控制由地址选择电路选择的访问地址的控制电路，还设有用于控制将已由写锁存电路锁存的写数据写入被激活的存储单元的定时的控制电路。
存储器控制方法存储系统

[发明专利]单周期执行高速缓存写命中操作的装置及方法-CN201210037948.5有效
发明人：朱伟成;喻庆东;周莉;陈杰 -专利权人：中国科学院微电子研究所
申请日： 2012-02-17 - 公布日： 2012-08-22 - 主分类号： G06F12/08 文献下载
摘要：本发明公开了一种单周期执行高速缓存写命中操作的装置及方法，该装置包括：监控单元，用于监测高速缓存中Data静态存储器写端口的数据和命中信号，如果发生写命中则将待写数据和对应地址的Tag写入缓冲单元；缓冲单元，用于存储和缓冲写命中数据和Tag，并且在操作后将当前缓冲器的状态进行及时的更新；写回单元，用于监测下一次写操作的查询周期，并在这个周期将缓冲单元中的待写回数据写入到高速缓存的Data静态存储器中；命中判定单元，用于判断当前的读操作是否命中了缓冲单元，如果是则将缓冲单元的数据传递给总线，并通知读操作完成。本发明采用缓冲写回和流水线技术，使得单周期即可完成高速缓存写命中操作，有利于系统芯片整体性能提高。
周期执行高速缓存命中操作装置方法