“加法器电路”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果1516711个，建议您升级VIP下载更多相关专利

[实用新型]一种用户网络信号接收电路-CN201821365908.2有效
发明人：杜景林;吴新星;李波 -专利权人：南京信息工程大学
申请日： 2018-08-23 - 公布日： 2019-02-15 - 主分类号： H04B1/16 文献下载
摘要：一种用户网络信号接收电路，包括信号接收电路、反馈调节电路和滤波输出电路，反馈调节电路分两路接收信号接收电路输出的信号，一路经运放器AR1、三极管Q1组成的对数电路处理后输入加法器U1内，另一路输入运放器AR2的同相输入端内，运放器AR2放大后输入加法器U1内，加法器U1加法处理后的信号输入滤波输出电路内，同时也反馈至运放器AR2的反相输入端内，反馈信号可以调节运放器AR2的输出电位，也即是可以调节加法器U1的输出电位，当信号异常时，运放器AR2的输出电位降低，达到滤除信号中的异常信号的效果，同时运放器AR1、三极管Q1组成的对数电路可以保证加法器U1的输出不会使信号的振幅过大，起到稳定电路的效果。
运放器信号接收电路输出电位加法器反馈调节电路滤波输出电路输入加法器对数电路用户网络三极管反相输入端输入运放器同相输入端反馈信号加法处理滤除信号稳定电路信号输入信号异常异常信号输出分两路放大反馈保证

[发明专利]一种运算方法及装置-CN202010207582.6在审
发明人：陶常勇;刘勤让;沈剑良;陈艇;高彦钊;宋克;朱珂;汪欣;刘冬培;王元磊;刘长江;林德伟;李沛杰;张新顺;李卓远 -专利权人：天津芯海创科技有限公司;天津市滨海新区信息技术创新中心
申请日： 2020-03-23 - 公布日： 2020-07-24 - 主分类号： G06N3/063 文献下载
摘要：本申请提供了一种运算方法及装置，运算装置包括复数乘法器、选择器、以及复数加法器。由于，每一复数乘法器由实数加法器、选择器、以及实数乘法器组成，每一复数加法器由实数加法器、选择器、以及实数乘法器组成。所以，在复数运算模式下，输入的运算数据为复数，复数乘法器通过实数乘法器和实数加法器完成对实部和虚部的乘加运算。复数加法器通过实数乘法器和实数加法器完成对实部和虚部的加法运算。在实数运算模式下，输入的运算数据为实数，可以直接使用实数乘法器和实数加法器完成实数的乘法和/或加法运算。运算装置中设置有多个选择器，通过控制选择器选择数据流实现不同的计算功能。
一种运算方法装置

[实用新型]基于直流输电系统的FLC功能校核装置-CN201920679455.9有效
发明人：李凌;邓秋荃;梁振成;李一铭;卢纯颢;卓毅鑫;凌武能;赵利刚;张野 -专利权人：广西电网有限责任公司;南方电网科学研究院有限责任公司
申请日： 2019-05-13 - 公布日： 2020-08-18 - 主分类号： G01R31/00 文献下载
摘要：本实用新型公开了一种基于直流输电系统的FLC功能校核装置，包括：数据采集装置、第一加法器、放大器、积分器、第二加法器、第三加法器和显示装置；其中，所述数据采集装置分别连接所述第一加法器、所述第三加法器和所述显示装置，所述第一加法器分别连接所述放大器和所述积分器，所述第二加法器分别连接所述放大器、所述积分器和所述第三加法器，所述第三加法器连接所述显示装置。
基于直流输电系统 flc 功能校核装置

[实用新型]薄型激光头检测设备-CN200620093862.4无效
发明人：刘大伟;韩勇权;曲洪祺;李永强;宋利国;孙日和 -专利权人：中国华录·松下电子信息有限公司
申请日： 2006-10-27 - 公布日： 2007-11-07 - 主分类号： G11B7/00 文献下载
摘要：本实用新型公开一种薄型激光头检测设备，有基台1，在基台1上固定有光盘位置调整装置2、抖动值基准调整装置3，抖动值基准调整装置3上设置有支撑架4，支撑架4上端接有薄型激光头固定装置5；设有与光头信号拾取电路相接的加法器A、加法器B、减法器A、减法器B，加法器A、加法器B的输出通过微分相位检测器与减法器C相接，减法器C、减法器A的输出直接与计算机相接，减法器B的输出通过抖动仪与计算机相接；减法器C、减法器A的输出同时与相位补偿电路相接，相位补偿电路通过低频滤波电路、低频补偿电路与线圈驱动电路相接；计算机的输出通过开关电路与相位补偿电路相接，与计算机的输出端还相接有电机驱动电路及显示器，具有设备简单、检测效率及精度高等优点。
激光头检测设备

[发明专利]模乘法器电路、FPGA电路和ASIC模块-CN202310813349.6有效
发明人：请求不公布姓名 -专利权人：北京瑞莱智慧科技有限公司
申请日： 2023-07-05 - 公布日： 2023-09-12 - 主分类号： G06F7/72 文献下载
摘要：本发明提供了一种模乘法器电路、FPGA电路和ASIC模块。该模乘法器电路包括：第一乘法器、第二乘法器、第三乘法器、第一加法器、第二加法器和二路复用器，其中：第一乘法器的输出端输出#imgabs0#和#imgabs1#的乘积p1，第二乘法器的输出端输出p1与m的乘积p2；第三乘法器的第一输入端接收#imgabs2#，第三乘法器的输出端输出#imgabs3#和#imgabs4#乘积p3，第一加法器的输出端输出p2和p3之间的差值t，第二加法器的输出端输出t与m的差值通过本发明，能够减少模乘法器电路的硬件成本。
乘法器电路 fpga asic 模块

[发明专利]用于层叠的中频载波的上变频器的系统和方法-CN200480019609.8在审
发明人：什洛莫·拉基布;奥伦·阿拉德;罗伯特·凡费莱 -专利权人：特瑞阳通讯系统有限公司
申请日： 2004-07-07 - 公布日： 2006-08-16 - 主分类号： H04L27/04 文献下载
摘要：在那里，每个输入通道流均被送到调制器电路。每个特定的调制器电路为相关的通道流产生数字上变频信号。调制器的输出被耦合到加法器电路。因此，加法器电路数字加和调制器电路的输出。加法器电路被耦合到数字模拟转换器(DAC)。DAC从加法器电路的数字加和的输出产生模拟信号。DAC进而被耦合到上变频器。上变频器将DAC的模拟输出上变频为集中于特定频率的输出信号。
用于层叠中频载波变频器系统方法

[发明专利]十进制数字加法器-CN201510520054.5在审
发明人：韩青松 -专利权人：韩青松
申请日： 2015-08-24 - 公布日： 2017-03-08 - 主分类号： G06F7/50 文献下载
摘要：十进制数字加法器(以下简称“本加法器”)属于数字电路、数字电子技术领域的一种基础计算单元。主要应用于计算机的逻辑运算。本加法器分别有10个加数输入端A0～A9，和10个被加数输入端B0～B9；10个结果输出端R0～R9，和一个进位端Ri。本加法器根据两个个位正整数相加必然得到一个唯一结果的原理。本加法器的计算模式不同于以往的其他加法器的计算模式，可以在运算方式上对计算机硬件运算能力进行升级。并且可以支持设计更节省物理空间的运算模块。
十进制数字加法器

[实用新型]一种GPS接收机码跟踪环电路-CN200720032945.7有效
发明人：郝建军;程亚奇 -专利权人：西安华迅微电子有限公司
申请日： 2007-10-11 - 公布日： 2008-07-09 - 主分类号： G01S1/04 文献下载
摘要：本实用新型公开了一种GPS接收机码跟踪环电路，包括一个输入射频信号的中频滤波器，该中频滤波器的输出连接A/D转换器，其特征在于，A/D转换器的输出分别连接第一加法器、第一延迟锁定环、第二加法器，所述的第一延迟锁定环的输出信号连接第一加法器，第一加法器的输出信号通过第一数乘器进行幅度变换后连接至第二延迟锁定环，第二延迟锁定环的输出通过第二数乘器进入第二加法器，第二个加法器的输出连接第三延迟锁定环，第三延迟锁定环的的输出至相关器，所述的第一
一种 gps 接收机跟踪电路

[发明专利]一种多相位移相器和多相位移相方法-CN202111116040.9有效
发明人：彭洋洋;李平;李阳 -专利权人：广州慧智微电子有限公司
申请日： 2021-09-23 - 公布日： 2022-01-21 - 主分类号： H03H11/16 文献下载
摘要：本申请实施例提出了一种多相位移相器和多相位移相方法，所述多相位移相器包括：正交信号发生器、差分加法器，控制器和放大电路；正交信号发生器的输出端与差分加法器的第一输入端连接，正交信号发生器用于产生正交信号；控制器的输出端分别与差分加法器的第二输入端、放大电路的第一输入端连接，控制器用于基于预设移相角度生成第一控制信号和第二控制信号；差分加法器的输出端与放大电路的第二输入端连接，差分加法器用于基于所述第一控制信号对正交信号进行矢量合成，得到第一同相正交信号；放大电路，用于基于第二控制信号对第一同相正交信号进行功率放大和相位补偿，得到第二同相正交信号。
一种多相移相器位移方法

[发明专利]一种光加法器、芯片和计算设备-CN202210993939.7在审
发明人：王峰 -专利权人：北京比特大陆科技有限公司
申请日： 2022-08-18 - 公布日： 2022-12-02 - 主分类号： G06F7/50 文献下载
摘要：本申请提供一种光加法器、芯片和计算设备。光加法器包括第一加法器和第二加法器。第一加法器被配置为对第一输入信号进行第一加法运算。第一加法器包括第一进位输出层。第一进位输出层被配置为输出第一进位信号。第一进位信号是由第一加法运算得到的。第二加法器被配置为对第一进位信号以及第二输入信号进行第二加法运算。第二加法器包括第二进位输入层。第二进位输入层被配置为接收第一进位信号。本申请减少了实现芯片中光加法器所需的调制层数量和占用空间，并且有效控制了各加法器的输入信号和输出信号的传播距离。
一种加法器芯片计算设备

[发明专利]矩阵求和结构及神经网络计算平台-CN201810830257.8在审
发明人：王俊斌;方绍峡;于谦;隋凌志;单羿 -专利权人：赛灵思公司
申请日： 2018-07-25 - 公布日： 2020-02-07 - 主分类号： G06F17/16 文献下载
摘要：该矩阵求和结构包括：多个乘法器，所述乘法器的第一和第二输入端接收相乘矩阵的对应元素；多个一级加法器，每个一级加法器具有N个乘法器的输出作为输入，其中，N是大于等于2的整数；多个二级加法器，每个二级加法器具有多个一级加法器的输出作为输入；以及一个三级加法器，所述三级加法器具有所述多个二级加法器的输出作为输入，其中，每个所述加法器具有与其输出相连的累加器，以基于矩阵乘的并行度输出相应级别加法器的输出结果。
加法器矩阵输出乘法器求和神经网络计算计算并行度相乘并行卷积乘法结果矩阵运算输出结果运算架构最优结果并行度累加器输入端加法架构

[发明专利]四阶单稳态随机共振电路-CN201610392024.5有效
发明人：郝如江;梁建华;杨红娜;李辉 -专利权人：石家庄铁道大学
申请日： 2016-06-06 - 公布日： 2017-12-01 - 主分类号： G06F17/50 文献下载
摘要：本发明公开了一种四阶单稳态随机共振电路，涉及信号处理装置技术领域。所述共振电路包括主电路和反馈电路，所述主电路包括加法器和积分器，所述反馈电路包括放大器模块和乘法器模块，所述加法器的一个输入端输入需要处理的电压信号，所述加法器的输出端与所述积分器的输入端连接，所述积分器的输出端分为两路，其中一路为所述共振电路的信号输出端，另一路为反馈信号输出端，所述反馈信号输出端与放大器模块的输入端连接，所述放大器模块的输出端经乘法器模块与所述加法器的反馈信号输入端连接。所述共振电路在保证系统输出特性的同时，电路结构变得简单，且通过调整电路的结构，有助于降低系统参数的数量级。
四阶单稳态随机共振电路

[实用新型]一种改进型的三环闭环调节器-CN201721618152.3有效
发明人：梁光耀;陈林云;郑州 -专利权人：嘉兴伏尔电子科技有限公司
申请日： 2017-11-28 - 公布日： 2018-07-10 - 主分类号： G05F1/66 文献下载
摘要：本实用新型公开了一种改进型的三环闭环调节器，包括有电流内环控制模块、电压外环控制模块和功率闭环控制模块，电压外环控制模块包括有依次连接的第一加法器、电压控制器，电流内环控制模块包括有依次连接的第二加法器、电流控制器，功率闭环控制模块包括有依次连接的第三加法器、功率控制器、第四加法器，电压控制器连接第二加法器，电流控制器连接PWM模块，第四加法器连接第二加法器，第一加法器连接输入实际电压U和参考电压Uref，第三加法器连接输入实际功率P和参考功率Pref，第四加法器输入连接参考电流id。
加法器控制模块闭环调节器依次连接三环功率闭环控制本实用新型电流控制器电压控制器电流内环电压外环改进型功率控制器加法器输入参考电流参考电压参考功率功率误差实际电压实际功率

[发明专利]加法器-CN201710350866.9有效
发明人：王伟;刘臻;钱丰;李彦霖 -专利权人：龙芯中科技术有限公司
申请日： 2017-05-18 - 公布日： 2020-11-06 - 主分类号： G06F7/505 文献下载
摘要：本发明提供一种加法器，通过在加法计算电路中，采用稀疏树进位电路，同时先根据第一输入值和第二输入值提前计算出第一输出值，根据第一输入值、第二输入值和1提前计算出第二输出值，再根据实际进位值在两个输出值中选择求和的结果，以及求和加1的结果，使得加法器电路结构可同时计算两个多位二进制数的求和以及求和加1，并能够简化电路结构，提高加法器的性能。
加法器

[发明专利]并行反馈进位加法器及其实现方法-CN201010594784.7无效
发明人：盛利元;蒋文明;佟帅;张占锋;张镇;李锋;曹华 -专利权人：中南大学
申请日： 2010-12-17 - 公布日： 2011-05-04 - 主分类号： G06F7/505 文献下载
摘要：本发明公开了一种并行反馈进位加法器及其实现方法。该并行反馈进位加法器包括并行排列依次级联的多个半加器，每一个半加器具有2个输入端和2个输出端：2个输入端分别为被加数端和加数端，分别与被加数位和加数位相接，2个输出端分别为和端和进位端；每一个半加器的被加数位与和端相接；除最高位半加器外，每一个半加器的进位端(C)与相邻的高位半加器的加数位相接；最后一个半加器的进位端作为整个并行反馈进位加法器的进位端；所有半加器的和端从高位到低位依次组合形成整个并行反馈进位加法器的总和端本发明的并行反馈进位加法器，是一种异步电路加法器，与传统加法器相比，具有最小的面积和最快的运算速度。
并行反馈进位加法器及其实现方法

首页
«上一页
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
下一页»
尾页
共 100000 条