“元胞沟槽”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果299913个，建议您升级VIP下载更多相关专利

[发明专利]提升转换效率的沟槽型RC-IGBT器件及制备方法-CN202210579854.4在审
发明人：杨晓鸾;李哲锋;李磊;孔凡标;许生根 -专利权人：江苏中科君芯科技有限公司
申请日： 2022-05-26 - 公布日： 2022-07-29 - 主分类号： H01L29/739 文献下载
摘要：本发明涉及一种提升转换效率的沟槽型RC‑IGBT器件及制备方法。其包括半导体衬底以及元胞区，所述元胞包括依次排布的元胞第一沟槽、元胞第二沟槽、元胞第三沟槽、元胞第四沟槽以及元胞第五沟槽，在元胞第一沟槽、元胞第二沟槽、元胞第三沟槽、元胞第四沟槽以及元胞第五沟槽内均填充有沟槽导电多晶硅；填充于元胞第一沟槽、元胞第二沟槽、元胞第四元胞沟槽以及元胞第五沟槽内相应的沟槽导电多晶硅均与发射极金属层欧姆接触，填充于元胞第三沟槽内的沟槽导电多晶硅与栅极金属层欧姆接触。
提升转换效率沟槽 rc igbt 器件制备方法

[发明专利]高可靠性上下结构的SGT器件-CN202210081782.0在审
发明人：杨飞;吴凯;张广银;朱阳军 -专利权人：南京芯长征科技有限公司
申请日： 2022-01-24 - 公布日： 2022-05-13 - 主分类号： H01L29/06 文献下载
摘要：其包括具有第一导电类型的半导体基板以及制备于半导体基板漂移区的元胞区，所述元胞区内的元胞采用沟槽结构；在所述SGT器件的俯视平面上，元胞区内的元胞包括方环状的元胞外围沟槽以及位于所述元胞外围沟槽内圈中心区的元胞中心处沟槽；在元胞中心处沟槽的外圈设置第二导电类型基区，第二导电类型基区在漂移区内位于元胞中心处沟槽、元胞外围沟槽相应槽底的上方，且第二导电类型基区与元胞中心处沟槽的外侧壁以及元胞外围沟槽内圈的外侧壁接触；本发明能有效减少由于横向方向与纵向方向应力不同引起的翘曲
可靠性上下结构 sgt 器件

[发明专利]一种混合元胞型集成IGBT器件-CN201910085987.4在审
发明人：阳平 -专利权人：上海擎茂微电子科技有限公司
申请日： 2019-01-29 - 公布日： 2019-05-24 - 主分类号： H01L27/082 文献下载
摘要：本发明涉及一种混合元胞型集成IGBT器件，其有源区包括沟槽元胞区(2)和平面元胞区(3)，沟槽元胞区由沟槽型IGBT元胞构成，平面元胞区由平面型IGBT元胞构成。本发明的混合元胞型集成IGBT器件，单一芯片内同时具有沟槽型和平面型IGBT元胞结构，并具有两个独立的控制栅极，结合了两者的优点，具有更优的器件性能。
元胞元胞区沟槽型单一芯片控制栅极器件性能元胞结构平面型胞区面型面元源区

[发明专利]低成本高可靠性的功率半导体器件及其制备方法-CN201910729788.2有效
发明人：杨飞;白玉明;吴凯;朱阳军 -专利权人：江苏芯长征微电子集团股份有限公司;南京芯长征科技有限公司
申请日： 2019-08-08 - 公布日： 2023-04-11 - 主分类号： H01L29/06 文献下载
摘要：本发明涉及一种低成本高可靠性的功率半导体器件及其制备方法，其有源区内的元胞采用沟槽结构；有源区内包括衬底元胞沟槽以及元胞边缘沟槽，元胞边缘沟槽的宽度大于衬底元胞沟槽的宽度；在元胞边缘沟槽槽底的正下方设置元胞边缘沟槽第二导电类型掺杂区，在元胞边缘沟槽的两侧设置衬底第二导电类型体区；在元胞边缘沟槽内填充有边缘沟槽导电多晶硅以及衬底绝缘介质层，衬底源极金属层支撑在衬底绝缘介质层上，衬底源极金属层与衬底第二导电类型基区、衬底第一导电类型源区以及元胞边缘沟槽两侧的衬底第二导电类型体区欧姆接触
低成本可靠性功率半导体器件及其制备方法

[发明专利]高耐压SGT器件-CN202210416084.1在审
发明人：杨飞;吴凯;张广银;徐真逸;任雨 -专利权人：南京芯长征科技有限公司
申请日： 2022-04-20 - 公布日： 2022-07-29 - 主分类号： H01L27/088 文献下载
摘要：其第二元胞单元内元胞沟槽的两端部分别与终端内环内正对应的终端环槽连接，且第二元胞单元内元胞沟槽的端部与终端环槽的连接处形成元胞终端槽间结合部；对相互邻近的第一元胞单元与第二元胞单元，第一元胞单元内元胞沟槽与第二元胞单元内元胞沟槽间的区域宽度为mesa第一宽度；第一元胞单元内元胞沟槽的端部与正对应终端内环间的区域宽度为mesa第二宽度，且第一元胞单元内元胞沟槽端部端角与对应元胞终端槽间结合部和/或终端环槽过渡部的区域宽度均为mesa第三宽度，
耐压 sgt 器件

[发明专利]非对称的屏蔽栅MOSFET结构及其制备方法-CN201710997761.2有效
发明人：徐承福;朱阳军 -专利权人：贵州芯长征科技有限公司;南京芯长征科技有限公司
申请日： 2017-10-24 - 公布日： 2020-06-30 - 主分类号： H01L29/78 文献下载
摘要：本发明涉及一种非对称的屏蔽栅MOSFET结构及其制备方法，其在第一导电类型漂移层内设置第一元胞沟槽以及第二元胞沟槽，在所述第一元胞沟槽、第二元胞沟槽内均设置屏蔽栅结构；在第一元胞沟槽远离第二元胞沟槽的外侧设置第二导电类型第一基区，在第一元胞沟槽与第二元胞沟槽间设置第二导电类型第二基区，在第二元胞沟槽远离第一元胞沟槽的外侧设置第二导电类型第三基区，从而能形成非对称结构，利用所述非对称结构，能减少第一导电类型源区与第二导电类型基区的接触面积
对称屏蔽 mosfet 结构及其制备方法

[发明专利]沟槽型半导体功率器件及其制备方法-CN201710828440.X在审
发明人：金锐;杨晓鸾;许生根;姜梅;董少华;崔磊 -专利权人：全球能源互联网研究院;江苏中科君芯科技有限公司;国家电网公司;国网山东省电力公司电力科学研究院
申请日： 2017-09-14 - 公布日： 2018-01-26 - 主分类号： H01L29/739 文献下载
摘要：本发明涉及一种沟槽型半导体功率器件及其制备方法，其半导体基板包括第一导电类型基区，所述元胞区采用沟槽结构，元胞沟槽设置于第一导电类型基区内，元胞沟槽内设置沟槽栅结构；在每个元胞沟槽的槽底外均设置第二导电类型浮空层，所述第二导电类型浮空层包覆元胞沟槽的槽底；在每个元胞沟槽下部的外侧均设置第一导电类型浮空层，第一导电类型浮空层位于第一导电类型基区内，所述第一导电类型浮空层包裹第二导电类型浮空层以及元胞沟槽的下部，第二导电类型浮空层与第一导电类型浮空层以及元胞沟槽的槽底外壁邻接本发明在较小的元胞尺寸下，仍同时具备较好的击穿特性和正向导通的特性，具有较宽的短路安全工作区，与现有半导体工艺兼容。
沟槽半导体功率器件及其制备方法

[实用新型]一种节省终端区面积的屏蔽栅MOSFET芯片-CN202020413494.7有效
发明人：王云波 -专利权人：深圳市谷峰电子有限公司
申请日： 2020-03-27 - 公布日： 2021-01-01 - 主分类号： H01L29/78 文献下载
摘要：本实用新型涉及一种节省终端区面积的屏蔽栅MOSFET芯片，第一多晶硅层隔离分布于元胞区和终端区内；第二多晶硅层分布于元胞区和终端区中，分布于元胞区中的第二多晶硅层充当屏蔽栅MOSFET芯片的栅极；处于元胞区和终端区的金属层均与衬底相连，衬底为N型并由绝缘氧化层作为介质层和金属层绝缘；终端区至少包括一个终端沟槽，终端沟槽填充有第一多晶硅层；元胞区内设有沟槽结构的元胞沟槽，在元胞沟槽内设置屏蔽栅结构；终端沟槽的宽度大于元胞沟槽的宽度；终端沟槽的侧壁和底壁设置终端沟槽绝缘氧化层，终端沟槽绝缘氧化层在终端区边缘和元胞区边缘距离较短面积。
一种节省终端面积屏蔽 mosfet 芯片

[发明专利]能提升短路能力的IGBT器件及制备方法-CN202210608694.1在审
发明人：许生根;杨晓鸾;孔凡标;李哲锋;李磊 -专利权人：江苏中科君芯科技有限公司
申请日： 2022-05-31 - 公布日： 2022-08-30 - 主分类号： H01L29/739 文献下载
摘要：其在沿元胞沟槽的长度方向上，在元胞沟槽内设置若干槽内介质块，所述槽内介质块从元胞沟槽的槽口向元胞沟槽的底部方向延伸，且槽内介质块与栅极导电多晶硅绝缘隔离；在元胞沟槽间相互邻近的外侧壁上设置第一导电类型源区，所述第一导电类型源区沿元胞沟槽的长度方向分布，槽内介质块在元胞沟槽内的底部位于第一导电类型源区的底部的下方；所述元胞沟槽内的栅极导电多晶硅与栅极金属层欧姆接触。
提升短路能力 igbt 器件制备方法

[实用新型]沟槽型功率器件-CN201822014521.9有效
发明人：肖婷;史波;曾丹;廖勇波;敖利波 -专利权人：珠海格力电器股份有限公司
申请日： 2018-12-03 - 公布日： 2019-09-24 - 主分类号： H01L29/40 文献下载
摘要：本实用新型公开了一种沟槽型功率器件，该器件包括有若干个元胞，每个所述元胞包括：元胞沟槽、形成于所述元胞沟槽侧壁上的多晶硅层、以及填充在所述元胞沟槽内的填充金属层；其中，所述填充金属层、所述多晶硅层、以及所述元胞沟槽的内壁之间分别绝缘设置通过在元胞沟槽的侧壁上形成多晶硅(栅)，形成多晶硅‑填充金属层‑多晶硅的复合结构，有利于改善器件使用过程中的Cgc反向电容，改善芯片开关特性，同时能降低开关损耗。
元胞沟槽填充金属层多晶硅沟槽型功率器件多晶硅层侧壁元胞本实用新型复合结构绝缘设置开关损耗器件使用芯片开关电容内壁填充

[发明专利]超高元胞密度深沟槽功率MOS器件及其制造方法-CN201110405658.7有效
发明人：朱袁正;秦旭光;丁磊 -专利权人：无锡新洁能功率半导体有限公司
申请日： 2011-12-08 - 公布日： 2012-04-18 - 主分类号： H01L29/78 文献下载
摘要：本发明涉及一种超高元胞密度深沟槽功率MOS器件及其制造方法，其包括位于半导体基板上的元胞区及终端保护区，元胞区内包括若干规则排布且相互平行并联设置的元胞，元胞区内的元胞采用沟槽结构，元胞沟槽的上方设置有源极接触孔，源极接触孔包括至少一个第一源极接触孔，所述第一源极接触孔从相邻元胞沟槽间的绝缘介质层表面向下延伸到半导体基板的第一主面；在源极接触孔的上方淀积有源极金属，源极金属与第一导电类型源极区及第二导电类型阱层欧姆接触，且源极金属与元胞沟槽内的导电多晶硅通过绝缘介质层相绝缘隔离。本发明元胞密度仅受制于元胞沟槽的最小线宽和间距，不受制于接触孔线宽和孔到元胞沟槽的对位精度，元胞密度至少可达2G/inch2，可大幅度降低特征导通电阻。
超高密度深沟功率 mos 器件及其制造方法

[发明专利]一种改善漏源极漏电的屏蔽栅结构-CN202111609926.7在审
发明人：冷德武;郭琴 -专利权人：无锡瑞科维半导体有限公司
申请日： 2021-12-27 - 公布日： 2022-03-29 - 主分类号： H01L29/06 文献下载
摘要：本发明公开了一种改善漏源极漏电的屏蔽栅结构，包括有源区、包围有源区的终端区及栅极引线区；有源区中第一元胞沟槽长度大于第二元胞沟槽；终端区包括至少一个围绕元胞沟槽的终端沟槽，靠近元胞沟槽端部的终端沟槽一边均具有波浪形状，另一边为直线形状或为波浪形状，且靠近元胞沟槽这一端的每个波浪形状均位于相邻两个元胞沟槽之间，波浪形状的顶点位于正中间；在靠近栅极引线区拐角处，与第二元胞沟槽相邻的第一元胞沟槽设有至少一个波浪形状，且其位于第二元胞沟槽的端部和终端沟槽之间；通过在终端沟槽靠近有源区沟槽的一侧设置波形结构，强化该区域的耗尽层耗尽夹断的效果，使电场均匀分布，从而缓解漏电薄弱区的曲率，改善漏源极IDSS漏电。
一种改善漏源极漏电屏蔽结构

[发明专利]低输入电容的沟槽型IGBT器件及制备方法-CN202210607268.6在审
发明人：许生根;杨晓鸾;李哲锋;孔凡标;李磊 -专利权人：江苏中科君芯科技有限公司
申请日： 2022-05-31 - 公布日： 2022-08-30 - 主分类号： H01L29/739 文献下载
摘要：本发明涉及一种低输入电容的沟槽型IGBT器件及制备方法。其对任一元胞，均包括两个呈长条状的元胞沟槽，在沿元胞沟槽的长度方向上，在元胞沟槽内设置若干槽内发射极导电多晶硅，所述槽内发射极导电多晶硅从元胞沟槽的槽口向元胞沟槽的底部方向延伸，且槽内发射极导电多晶硅通过多晶硅间介质层所在区域的栅极导电多晶硅绝缘隔离；在元胞沟槽间相互邻近的外侧壁上设置第一导电类型源区，所述第一导电类型源区沿元胞沟槽的长度方向分布，槽内发射极导电多晶硅在元胞沟槽内的底部位于第一导电类型源区的底部的下方。
输入电容沟槽 igbt 器件制备方法

[发明专利]具备多重调控的沟槽型IGBT器件-CN202211564953.1在审
发明人：杨晓鸾;许生根;李哲锋;李磊;孔凡标 -专利权人：江苏中科君芯科技有限公司
申请日： 2022-12-07 - 公布日： 2023-05-30 - 主分类号： H01L29/06 文献下载
摘要：本发明涉及一种具备多重调控的沟槽型IGBT器件。其包括半导体基板以及元胞区；对任一元胞，包括元胞第一沟槽以及元胞第二沟槽，其中，在所述元胞第一沟槽与元胞第二沟槽之间设置多重调控区，多重调控区与元胞第一沟槽、元胞第二沟槽相应的外壁接触，且多重调控区与用于形成IGBT器件发射极的发射极金属适配连接；所述沟槽型IGBT器件处于正向导通状态时，利用多重调控区对空穴载流子存储，以调控空穴载流子的分布，并利用所调控空穴载流子的分布降低导通压降；所述沟槽型IGBT器件处于反向关断状态时
具备多重调控沟槽 igbt 器件

[发明专利]GaN异质结垂直半导体器件及制备方法-CN202210340841.1在审
发明人：徐真逸;杨飞;吴凯;张广银;朱阳军 -专利权人：江苏芯长征微电子集团股份有限公司;南京芯长征科技有限公司
申请日： 2022-04-02 - 公布日： 2022-09-20 - 主分类号： H01L29/06 文献下载
摘要：本发明涉及一种GaN异质结垂直半导体器件及制备方法，其元胞沟槽包括元胞第一沟槽体以及元胞第二沟槽体，在元胞第二沟槽体内设置沟槽第二导电多晶硅体以及沟槽第二绝缘氧化层，在元胞第一沟槽体内填充有沟槽第一导电多晶硅体，所述沟槽第一导电多晶硅体分布于沟槽第二导电多晶硅体的两侧；沟槽第一导电多晶硅体通过覆盖元胞第一沟槽体内的沟槽第一绝缘氧化层与所述元胞第一沟槽体的内侧壁绝缘隔离；沟槽第二导电多晶硅体的底部位于元胞第一沟槽体槽底的正下方，沟槽第二导电多晶硅体通过沟槽第二绝缘氧化层与沟槽第一导电多晶硅体以及第一导电类型漂移区绝缘隔离。
gan 异质结垂直半导体器件制备方法

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
下一页»
尾页
共 100000 条