“伪栅介质层”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果3523307个，建议您升级VIP下载更多相关专利

[发明专利]半导体器件的形成方法-CN201610744155.5有效
发明人：周飞 -专利权人：中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司
申请日： 2016-08-26 - 公布日： 2020-11-27 - 主分类号： H01L21/336 文献下载
摘要：一种半导体器件的形成方法，包括：提供半导体衬底，所述半导体衬底上具有鳍部和隔离结构，所述隔离结构覆盖鳍部部分侧壁；在所述隔离结构上和鳍部的表面形成前驱层；氧化所述前驱层，形成伪栅介质材料层；在伪栅介质材料层上形成伪栅电极材料层；图形化伪栅电极材料层和伪栅介质材料层，形成伪栅介质层和位于伪栅介质层上的伪栅电极层，所述伪栅介质层位于隔离结构的表面、覆盖部分鳍部的顶部表面和侧壁表面；在隔离结构和鳍部上形成覆盖伪栅介质层和伪栅电极层的侧壁的层间介质层；去除伪栅电极层和伪栅介质层。
半导体器件形成方法

[发明专利]晶体管的形成方法-CN201410790512.2在审
发明人：刘佳磊 -专利权人：中芯国际集成电路制造(上海)有限公司
申请日： 2014-12-17 - 公布日： 2016-07-13 - 主分类号： H01L21/336 文献下载
摘要：一种晶体管的形成方法，包括：提供半导体衬底；在所述半导体衬底表面形成伪栅结构，所述伪栅结构包括：位于半导体衬底表面的伪栅介质层和位于所述伪栅介质层表面的伪栅极；在所述伪栅结构两侧的半导体衬底内形成源漏区；在所述半导体衬底上形成介质层，所述介质层的表面与伪栅结构表面齐平，且覆盖伪栅结构的侧壁，所述介质层的材料与伪栅介质层的材料不同；去除所述伪栅极，形成凹槽；采用湿法刻蚀工艺去除所述凹槽底部的伪栅介质层，所述湿法刻蚀工艺中，所述伪栅介质层的刻蚀速率大于介质层的刻蚀速率；在所述凹槽内形成栅介质层和位于所述栅介质层表面的栅极。
晶体管形成方法

[发明专利]半导体结构的形成方法-CN202010999928.0在审
发明人：李政宁;和阿雷;张海洋;崇二敏 -专利权人：中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司
申请日： 2020-09-21 - 公布日： 2022-03-29 - 主分类号： H01L21/8234 文献下载
摘要：一种半导体结构的形成方法，包括：提供衬底，所述衬底上具有鳍部；在所述衬底上形成伪栅介质层和初始伪栅层；去除部分所述初始伪栅层，形成伪栅层；采用一次或多次覆盖刻蚀处理去除所述伪栅层，直至完全暴露出所述伪栅介质层为止，所述覆盖刻蚀处理的方法包括：在暴露出的所述伪栅介质层表面形成保护层；采用干法刻蚀去除部分所述伪栅层。在每次进行干法刻蚀工艺去除部分所述伪栅层之前，在所述伪栅层暴露出的所述伪栅介质层表面形成保护层，通过所述保护层叠加在所述伪栅介质层上，使得干法刻蚀工艺的刻蚀气体不易同时渗透所述保护层和所述伪栅介质层与所述鳍部的表面接触
半导体结构形成方法

[发明专利]半导体结构及其形成方法-CN201910080126.7在审
发明人：张焕云;吴健 -专利权人：中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司
申请日： 2019-01-28 - 公布日： 2020-08-04 - 主分类号： H01L21/336 文献下载
摘要：一种半导体结构的形成方法，形成方法包括：提供衬底，衬底包括第一区域和第二区域；在第一区域形成第一栅极结构，第一栅极结构包括第一初始伪栅介质层和位于第一初始伪栅介质层上的第一伪栅极层；在第二区域形成第二栅极结构，第二栅极结构包括第二伪栅介质层和位于第二伪栅介质层上的第二伪栅极层；去除第一伪栅极层，在第一区域形成第一栅开口，第一栅开口暴露出第一初始伪栅介质层；去除第二伪栅极层，在第二区域形成第二栅开口，第二栅开口暴露出第二伪栅介质层；对第一栅开口暴露出的第一初始伪栅介质层进行氮化处理，形成第一伪栅介质层；形成第一伪栅介质层后，去除暴露出的第二伪栅介质层。
半导体结构及其形成方法

[发明专利]半导体器件及其形成方法-CN201810662759.4在审
发明人：周飞 -专利权人：中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司
申请日： 2018-06-25 - 公布日： 2019-12-31 - 主分类号： H01L21/336 文献下载
摘要：一种半导体器件及其形成方法，其中方法包括：提供衬底，所述衬底上具有伪栅介质膜；在所述伪栅介质膜上形成伪栅极结构，所述伪栅极结构包括伪栅电极层和位于伪栅电极层侧壁的牺牲侧墙；去除所述伪栅极结构两侧的部分伪栅介质膜，直至暴露出衬底表面，在伪栅极结构底部形成伪栅介质层；在形成所述伪栅介质层之后，去除所述牺牲侧墙；在去除所述牺牲侧墙之后，在所述伪栅电极层侧壁和伪栅介质层侧壁形成侧墙结构；在所述伪电极层和侧墙结构两侧的衬底内形成开口
伪栅极结构伪栅电极层伪栅介质层牺牲侧墙介质膜侧壁衬底伪栅去除半导体器件侧墙结构衬底表面伪电极开口暴露

[发明专利]半导体器件及其形成方法-CN201810729353.3有效
发明人：赵猛 -专利权人：中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司
申请日： 2018-07-05 - 公布日： 2021-10-15 - 主分类号： H01L21/265 文献下载
摘要：一种半导体器件的形成方法：提供半导体衬底，所述半导体衬底上具有伪栅极结构，所述伪栅极结构包括伪栅介质层和位于伪栅介质层上的伪栅电极层，所述伪栅极结构两侧的衬底内具有源区和漏区；在所述半导体衬底、源区和漏区上形成层间介质层，且所述层间介质层覆盖所述伪栅极结构的侧壁；去除所述伪栅电极层，直至暴露出伪栅介质层的顶部表面，在所述层间介质层内形成开口，所述开口包括第一区，所述第一区与漏区相邻；在所述开口的侧壁和伪栅介质层表面形成栅介质层；形成所述栅介质层之后，对所述第一区栅介质层进行第一离子注入，所述改善离子用于填补所述栅介质层的缺陷和原子间隙。
半导体器件及其形成方法

[发明专利]晶体管的形成方法-CN201310222194.5有效
发明人：谢欣云 -专利权人：中芯国际集成电路制造（上海）有限公司
申请日： 2013-06-05 - 公布日： 2017-06-13 - 主分类号： H01L21/28 文献下载
摘要：一种晶体管的形成方法，所述晶体管的形成方法包括提供半导体衬底，所述半导体衬底包括第一区域和第二区域；在半导体衬底表面形成伪栅介质材料层；在第一区域的伪栅介质材料层表面形成伪栅极，在第二区域的伪栅介质材料层表面形成第二栅极；刻蚀伪栅介质材料层，形成位于伪栅极下方的伪栅介质层和位于第二栅极下方的第二栅介质层；在第一区域形成第一源/漏区，在第二区域形成第二源/漏区；在半导体衬底表面形成层间介质层；去除伪栅极和伪栅介质层，形成凹槽，去除所述伪栅介质层的方法包括采用干法刻蚀去除部分厚度的伪栅介质层，采用湿法刻蚀去除剩余的伪栅介质层；在凹槽内形成第一栅极结构。
晶体管形成方法

[发明专利]半导体结构及其形成方法-CN201810029722.8有效
发明人：张焕云;吴健 -专利权人：中芯国际集成电路制造(上海)有限公司;中芯国际集成电路新技术研发(上海)有限公司
申请日： 2018-01-12 - 公布日： 2022-04-15 - 主分类号： H01L21/336 文献下载
摘要：一种半导体结构及其形成方法，其中方法包括：提供基底，所述基底上具有伪栅介质层，所述伪栅介质层表面具有伪栅极层，所述伪栅极层侧壁具有侧墙，且所述侧墙位于伪栅介质层的表面，所述基底表面具有第一介质层，所述第一介质层覆盖侧墙的侧壁，且暴露出伪栅极层的顶部表面；去除所述伪栅极层，在所述第一介质层内形成伪栅开口；在所述伪栅开口的侧壁形成第一牺牲层；以所述第一牺牲层为掩膜，去除所述伪栅开口底部的伪栅介质层，在所述侧墙和基底之间形成填充结构
半导体结构及其形成方法

[发明专利]半导体器件的形成方法-CN201310315199.2有效
发明人：张海洋 -专利权人：中芯国际集成电路制造（上海）有限公司
申请日： 2013-07-24 - 公布日： 2017-07-14 - 主分类号： H01L21/8238 文献下载
摘要：一种半导体器件的形成方法，包括提供衬底，衬底包括第一有源区和第二有源区，第一有源区和第二有源区的类型相反；在衬底上形成位于第一有源区的第一伪栅极结构、位于第二有源区的第二伪栅极结构，第一伪栅极结构包括第一栅介质层和第一伪栅极，第二伪栅极结构包括第二栅介质层和第二伪栅极；在衬底上形成层间介质层，层间介质层的上表面与第一伪栅极上表面、第二伪栅极上表面持平；去除第一伪栅极形成第一伪栅沟槽；去除第二伪栅极结构形成第二伪栅沟槽；在第二伪栅沟槽的底部和侧壁形成第三栅介质层本发明的方案可以分别调整第一栅介质层和第三栅介质层的材料成分、厚度等参数，以改善对应第一栅介质层和第三栅介质层的晶体管的性能。
半导体器件形成方法

[发明专利]栅极的形成方法-CN201310124027.7有效
发明人：王新鹏 -专利权人：中芯国际集成电路制造（上海）有限公司
申请日： 2013-04-10 - 公布日： 2017-03-29 - 主分类号： H01L21/28 文献下载
摘要：一种栅极的形成方法，包括提供半导体衬底，所述半导体衬底表面具有栅介质材料层，所述栅介质材料层上具有保护材料层，所述保护材料层上具有伪栅材料层；刻蚀所述伪栅材料层，在所述保护材料层上形成伪栅；在所述伪栅的侧壁表面外延形成第一侧墙；以所述伪栅和所述第一侧墙为掩膜刻蚀所述保护材料层，形成保护层，所述保护层的宽度大于所述伪栅的宽度；在所述第一侧墙的侧壁表面外延形成第二侧墙；以所述伪栅和第二侧墙为掩膜刻蚀所述栅介质材料层，形成栅介质层，所述栅介质层的宽度大于所述保护层的宽度。本发明所形成的栅极中栅介质层、保护层和伪栅呈阶梯状结构，性能佳。
栅极形成方法

[发明专利]晶体管的形成方法-CN201310745735.2在审
发明人：禹国宾 -专利权人：中芯国际集成电路制造（上海）有限公司
申请日： 2013-12-30 - 公布日： 2015-07-01 - 主分类号： H01L21/336 文献下载
摘要：一种晶体管的形成方法，包括：提供衬底，所述衬底表面具有伪栅极结构，所述伪栅极结构包括：位于衬底表面的伪栅介质层、以及位于伪栅介质层表面的伪栅极层；在所述衬底和伪栅极结构表面形成停止层，所述停止层内具有掺杂离子；在所述停止层表面形成介质层，所述介质层表面与位于伪栅极层顶部的停止层表面齐平；去除伪栅极层顶部的停止层、伪栅极层和伪栅介质层，在所述介质层内形成开口；在所述开口内形成栅介质层和栅极层，所述栅介质层位于开口的侧壁和底部表面，所述栅极层位于栅介质层表面且形成填充满所述开口。
晶体管形成方法

[发明专利]半导体装置及其制造方法-CN201611046396.9有效
发明人：周飞 -专利权人：中芯国际集成电路制造（北京）有限公司;中芯国际集成电路制造（上海）有限公司
申请日： 2016-11-23 - 公布日： 2021-03-30 - 主分类号： H01L27/04 文献下载
摘要：该方法包括：提供衬底结构，其包括：具有第一和第二器件区的衬底、在第一器件区的上的第一伪栅结构、在第二器件区上的第二伪栅结构和在第一伪栅结构下方的LDD区；第一伪栅结构包括在第一器件区上的第一伪栅电介质层、在第一伪栅电介质层上的第一伪栅及其侧壁上的第一间隔物层；第二伪栅结构包括在第二器件区上的第二伪栅电介质层、在第二伪栅电介质层上的第二伪栅及其侧壁上的第二间隔物层；去除第一伪栅；对第一间隔物层进行回刻，以减小第一间隔物层的厚度；去除露出的第一伪栅电介质层，以形成第一沟槽；去除第二伪栅和露出的第二伪栅电介质层，以形成第二沟槽。
半导体装置及其制造方法

[发明专利]MOS晶体管的形成方法-CN201310011744.9有效
发明人：何永根;刘焕新 -专利权人：中芯国际集成电路制造（上海）有限公司
申请日： 2013-01-11 - 公布日： 2014-07-16 - 主分类号： H01L21/336 文献下载
摘要：一种MOS晶体管的形成方法，包括：提供半导体衬底；在所述半导体衬底上形成伪栅结构，并在伪栅结构两侧的半导体衬底上形成层间介质层，所述伪栅结构包括位于半导体衬底上的伪栅介质层和位于伪栅介质层上的伪栅，所述伪栅的上表面与所述层间介质层的上表面齐平；去除所述伪栅；通过氨水、双氧水和水的混合溶液去除所述伪栅介质层，形成凹槽；在所述凹槽内形成栅极结构，所述栅极结构的上表面与所述层间介质层的上表面齐平。
mos 晶体管形成方法

[发明专利]半导体器件及其形成方法-CN201310698735.1在审
发明人：陈勇;卜伟海 -专利权人：中芯国际集成电路制造（上海）有限公司
申请日： 2013-12-18 - 公布日： 2015-06-24 - 主分类号： H01L21/28 文献下载
摘要：一种半导体器件的形成方法，包括：提供衬底、在衬底上形成栅介质层以及伪栅；在所述衬底形成与所述伪栅相齐平的层间介质层；对层间介质层表面进行离子掺杂，以在层间介质层的表面形成掺杂层；去除栅介质层以及伪栅；在伪栅的位置形成栅极结构本发明还提供一种半导体器件，包括衬底、栅极以及层间介质层、设于所述层间介质层表面的隔离层。本发明的有益效果在于，通过对所述层间介质层表面以及暴露出的伪栅表面进行离子掺杂，以在所述层间介质层的表面以及伪栅表面形成掺杂层，所述掺杂层能够较好的抵挡后续去除所述伪栅的步骤中对层间介质层的影响，进而减小层间介质层表面消耗
半导体器件及其形成方法

[发明专利]半导体结构的形成方法-CN201610831749.X有效
发明人：周飞 -专利权人：中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司
申请日： 2016-09-19 - 公布日： 2020-06-09 - 主分类号： H01L21/336 文献下载
摘要：本发明提供一种半导体结构的形成方法，包括：形成基底，所述基底包括衬底，位于所述衬底上的伪栅极结构，所述伪栅极结构包括位于所述衬底上的伪栅介质层以及位于所述伪栅介质层上的伪栅极，位于所述衬底上的介质层，所述介质层覆盖所述伪栅极结构侧壁，并暴露出所述伪栅极顶部表面；去除所述伪栅极，形成开口；在开口中形成保护层；形成所述保护层之后，对所述介质层进行离子注入；离子注入之后，去除所述保护层；去除所述保护层之后，去除所述伪栅介质层，形成栅极槽所述保护层能够在离子注入过程中保护所述伪栅介质层，避免在所述伪栅介质层中注入离子，从而能够减少衬底上残留的伪栅介质层材料，因此，所述形成方法能够改善半导体结构性能。
半导体结构形成方法

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
下一页»
尾页
共 100000 条