专利名称
主分类
A 农业
B 作业;运输
C 化学;冶金
D 纺织;造纸
E 固定建筑物
F 机械工程、照明、加热
G 物理
H 电学
专利下载VIP
公布日期
2023-10-24 公布专利
2023-10-20 公布专利
2023-10-17 公布专利
2023-10-13 公布专利
2023-10-10 公布专利
2023-10-03 公布专利
2023-09-29 公布专利
2023-09-26 公布专利
2023-09-22 公布专利
2023-09-19 公布专利
更多 »
专利权人
国家电网公司
华为技术有限公司
浙江大学
中兴通讯股份有限公司
三星电子株式会社
中国石油化工股份有限公司
清华大学
鸿海精密工业股份有限公司
松下电器产业株式会社
上海交通大学
更多 »
钻瓜专利网为您找到相关结果898873个,建议您升级VIP下载更多相关专利
  • [发明专利]布局优化方法及布局优化系统-CN201911321133.8有效
  • 王钦克 - 上海安路信息科技有限公司
  • 2019-12-20 - 2021-01-08 - G06F30/398
  • 本发明提供了一种布局优化方法,包括对电路进行时序分析,从时序器件中提取时序关键器件,将所述时序关键器件按照时序裕量进行排序,选取一个所述时序关键器件,计算偏差值,判断所述偏差值大于偏差阈值,进行位置优化处理,按照所述排序依次选取所述时序关键器件,直至完成所有所述时序关键器件的所述位置优化处理。所述偏差值大于偏差阈值,按照所述排序依次选取所述时序关键器件进行位置优化处理,使所有所述时序关键器件的位置都得到优化,避免了所述时序关键器件之间的相互影响,减少了所述时序关键器件的时延,提高了时序优化效果本发明还提供了一种用于实现所述布局优化方法的布局优化系统。
  • 布局优化方法系统
  • [发明专利]一种基于器件性能的RESURF功率器件结构自动优化方法-CN202010248744.0有效
  • 郭宇锋;陈静;张茂林;杨可萌 - 南京邮电大学
  • 2020-03-31 - 2022-08-26 - G06F30/27
  • 本发明公开了一种基于器件性能的RESURF功率器件结构自动优化方法,包括:S1:设定结构参数范围,获取不同结构预测器件性能的数据集,训练由器件结构预测器件性能的神经网络模型;S2:设定目标函数为器件理想性能与预测性能之间的误差函数;S3:在选取器件结构参数范围内,初始化结构选取,预测选取结构的性能,计算目标函数值并将其反馈给结构优化选取模型,优化选取结构的模型,重复优化选取结构过程直至给出满足预期性能指标的器件结构。本发明利用贝叶斯优化,强化学习等方法,使用器件性能指标,能够精确、简单快速的进行器件结构的自动优化,并且降低了成本。本发明优化器件结构,其性能指标相对于实际理想值偏差均值在5%左右,精确度较高。
  • 一种基于器件性能resurf功率结构自动优化方法
  • [发明专利]一种亚阈值电路设计的优化方法及装置-CN201910435770.1有效
  • 吴玉平;陈岚;张学连 - 中国科学院微电子研究所
  • 2019-05-23 - 2023-04-07 - G06F30/30
  • 本发明提供一种亚阈值电路设计的优化方法及装置,预先设置有不同阈值电压下的逻辑单元的查询数据,查询数据包括器件参数‑延时数据,在对待优化亚阈值电路进行延时分析之后,对于出现的延时不匹配的待优化路径,通过对路径内逻辑单元的器件参数的调整,进行延时优化优化时通过预先设置的查询数据来确定调整的器件参数,同时,待优化延时电路中各逻辑单元采用不同阈值电压下器件参数进行变化,最终,以最小功耗时待优化延时电路中各逻辑单元对应的单元器件参数作为优化结果这样,在延时优化的同时降低功耗。
  • 一种阈值电路设计优化方法装置
  • [发明专利]电子器件散热性能评估及多力场调控优化设计方法及装置-CN202210832523.7在审
  • 张兴;樊傲然;李玉璞 - 清华大学
  • 2022-07-15 - 2022-11-01 - G06F30/20
  • 本公开涉及电子器件热评估及热设计技术领域,尤其涉及一种电子器件散热性能评估及多力场调控优化设计方法及装置。其中,该方法包括:获取目标器件;确定目标器件对应的初始应力场及约束分布;基于初始应力场及约束分布对目标器件的散热性能进行评估,若目标器件对应的散热性能评估结果不满足器件散热性能条件,则对初始应力场及约束分布进行优化,得到满足器件散热性能条件的目标应力场及约束分布设计方案。本公开可以提高电子器件散热性能评估的准确性和可靠性,降低对电子器件进行散热优化时的所需的额外能耗,提高对电子器件进行散热优化时的优化效果。
  • 电子器件散热性能评估力场调控优化设计方法装置
  • [发明专利]一种CMOS半导体器件及其制造方法-CN202211347311.6在审
  • 卿晨;常建光;赵学法 - 上海积塔半导体有限公司
  • 2022-10-31 - 2023-03-14 - H01L21/70
  • 本发明提供了一种CMOS半导体器件及其制造方法,分别在不同衬底上制造NMOS及PMOS,再通过晶圆键合将PMOS器件硅片和NMOS器件硅片键合在一起,形成CMOS器件。在制造NMOS器件时,便不用考虑其对PMOS器件的不良影响,便可将所有优化条件均调控至使得NMOS器件性能最优化。在制造PMOS器件时,便不用考虑其对NMOS器件的不良影响,便可将所有优化条件均调控至使得PMOS器件性能最优化。从而获得高迁移率、高集成度的CMOS器件。同时由于分开制造PMOS器件和NMOS器件再键合形成CMOS器件的办法,使得PMOS器件和NMOS器件可以并行制造,CMOS器件的制造时间大大减少,缩短了制造周期。
  • 一种cmos半导体器件及其制造方法
  • [发明专利]一种亚阈值组合逻辑电路的优化方法及装置-CN201810410993.8有效
  • 吴玉平;陈岚;孙旭 - 中国科学院微电子研究所
  • 2018-05-02 - 2023-04-07 - G06F30/337
  • 本发明实施例公开了一种亚阈值组合逻辑电路的优化方法及系统,在确定亚阈值组合逻辑电路的输入信号集合之后,从所述输入信号集合中选择输出不同的输入信号分别作为所述电路的输入转变组合,根据所述电路中器件栅极电压的变化,在所述电路中确定当所述电路的输入转变时,影响电路输入‑输出延时的器件,这样,在进行优化时,以所述影响电路输入‑输出延时的器件为约束条件,进行所述电路器件尺寸的优化,以使得所述输入转变下的延迟时间满足预设条件该方法中,通过输入信号转变时,从电路中确定影响电路输入‑输出延时的器件,以这些器件作为约束条件,进行电路器件尺寸的优化,大大缩小了亚阈值组合逻辑电路的优化空间,加速优化过程。
  • 一种阈值组合逻辑电路优化方法装置
  • [发明专利]一种OLED器件多个目标的协同优化方法-CN202011321669.2有效
  • 谷洪刚;刘世元;陈林雅;柯贤华;赵雪楠;江浩 - 华中科技大学
  • 2020-11-23 - 2022-08-02 - G06F30/20
  • 本发明属于OLED器件相关技术领域,其公开了一种OLED器件多个目标协同优化方法,该方法首先分别获取多个目标与OLED器件膜层的厚度矩阵的关系式;然后分别获取多个关系式与其对应的预设目标期望值的偏差,并建立多个偏差的联合函数以获取联合优化函数;接着改变联合优化函数中膜层厚度矩阵中的第k个膜层的厚度,分别获取多个膜层厚度的全局灵敏度函数;最后改变全局灵敏度函数中的膜层厚度计算对应的灵敏度函数值,将灵敏度函数值大于预设值的膜层作为待优化层,联合调节待优化层的膜层厚度使得联合优化函数达到极值或常数最大值,即可获得膜层厚度优化后的OLED器件。本申请从多维度对OLED器件的厚度进行优化,获得各方面性能均较优的器件
  • 一种oled器件目标协同优化方法

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top