“介电材凹穴内”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网_专利查询网

首页在售求购查询申请展会资讯专利榜企服商城升级VIP

立即登录免费注册

在售专利
求购专利
查询专利
新闻资讯
技术展会
招商加盟
专利榜

本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247

本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247

专利名称

专利名称
专利号码
专利分类
申请人
公布日期

农业化学；冶金建筑机械工程区域搜索

主分类

B 作业；运输

C 化学；冶金

D 纺织；造纸

E 固定建筑物

F 机械工程、照明、加热

专利下载VIP

公布日期

2023-10-24 公布专利

2023-10-20 公布专利

2023-10-17 公布专利

2023-10-13 公布专利

2023-10-10 公布专利

2023-10-03 公布专利

2023-09-29 公布专利

2023-09-26 公布专利

2023-09-22 公布专利

2023-09-19 公布专利

专利权人

国家电网公司

华为技术有限公司

中兴通讯股份有限公司

三星电子株式会社

中国石油化工股份有限公司

鸿海精密工业股份有限公司

松下电器产业株式会社

上海交通大学

钻瓜专利网为您找到相关结果8327667个，建议您升级VIP下载更多相关专利

[发明专利]底部元件限制于介电材凹穴内的封装叠加半导体组件-CN201610479771.2在审
发明人：林文强;王家忠 -专利权人：钰桥半导体股份有限公司
申请日： 2016-06-27 - 公布日： 2017-02-15 - 主分类号： H01L23/13 文献下载
摘要：本发明提出一种封装叠加半导体组件，其中，一核心基座的介电材凹穴中设有一半导体元件，且该半导体元件被一系列金属柱所环绕。该核心基座的凹穴可控制该元件，避免元件相对于所述金属柱发生侧向位移，且所述金属柱提供核心基座两相反侧间的垂直连接，其可利用凹穴的深度，以降低金属柱所需的最小高度。此外，另一半导体元件设于核心基座的顶面上，其可通过核心基座底面处的增层电路，电性耦接至介电材凹穴中的半导体元件。
底部元件限制介电材凹穴内封装叠加半导体组件

[发明专利]介电材凹穴内设有电性元件的可堆叠式线路板制作方法-CN201610268359.6有效
发明人：林文强;王家忠 -专利权人：钰桥半导体股份有限公司
申请日： 2016-04-27 - 公布日： 2018-09-07 - 主分类号： H01L21/60 文献下载
摘要：本发明的可堆叠式线路板制作方法中，将一电性元件置于一介电材凹穴中，以降低线路板厚度，并利用凹穴的侧壁以限制电性元件位移，避免增层电路无法连接至电性元件。用于提供垂直电性连接的一系列金属柱可由用于形成凹穴的相同金属载板来形成，据此可确保金属柱与电性元件的接垫/凸块间保持一预定距离，并维持两者间相对位置。
介电材凹穴内设有元件堆叠线路板制作方法

[发明专利]线路基板、堆叠式半导体组件及其制作方法-CN201910029568.9在审
发明人：林文强;王家忠 -专利权人：钰桥半导体股份有限公司
申请日： 2019-01-11 - 公布日： 2019-07-23 - 主分类号： H01L23/498 文献下载
摘要：本发明的线路基板包含有一凹穴及环绕该凹穴的多个垂直连接通道。所述垂直连接通道与树脂化合物接合，并电性连接至凹穴下方的路由电路或传导层。凹穴底部被路由电路的介电层或树脂化合物覆盖，且形成有穿孔延伸穿过路由电路的介电层或树脂化合物，以连通凹穴。据此，可将半导体元件面朝下地设置于凹穴内，并通过延伸穿过穿孔的接合线，将半导体元件电性连接至路由电路或传导层。
凹穴路由电路树脂化合物半导体元件垂直连接电性连接线路基板延伸穿过传导层介电层堆叠式半导体组件接合穿孔的接合线穿孔连通环绕覆盖制作

[发明专利]封装基板及其制作工艺、半导体元件封装结构及制作工艺-CN201611207737.6有效
发明人：林少雄;周辉星 -专利权人：先进封装技术私人有限公司
申请日： 2012-10-19 - 公布日： 2021-01-05 - 主分类号： H01L23/31 文献下载
摘要：封装基板包括介电层以及第一导电层。介电层具有上表面以及下表面。第一导电层内埋于介电层中，并位于介电层的上表面与介电层的下表面之间，第一导电层具有一第一表面，第一表面平行于介电层的上表面。第一导电层具有至少一凹穴，凹穴位于第一导电层的部分第一表面处，以使凹穴的侧壁被第一导电层以及介电层限制，第一导电层其余的第一表面完全曝露于介电层的上表面。
封装及其制作工艺半导体元件结构

[发明专利]半导体封装及其制造方法-CN202210041865.7在审
发明人：林孟良;庄博尧;翁得期;陈硕懋;郑心圃 -专利权人：台湾积体电路制造股份有限公司
申请日： 2022-01-14 - 公布日： 2022-12-23 - 主分类号： H01L25/065 文献下载
摘要：电路衬底有第一表面、与所述第一表面相反的第二表面和从所述第一表面凹进去的凹穴。电路衬底包括介电材料和埋设在介电材料中并位于凹穴下方的金属底板。金属底板的位置对应于凹穴的位置。金属底板是电性浮置的并被介电材料隔离。半导体管芯设置在凹穴中，且与电路衬底电连接。填充材料设置在半导体管芯和电路衬底之间。填充材料填充凹穴且封装半导体管芯，而连接半导体管芯和电路衬底。
半导体封装及其制造方法

[发明专利]填充集成电路中的凹穴的方法-CN201610320059.8在审
发明人： J·L·鲁利安;S·K·辛格 -专利权人：格罗方德半导体公司
申请日： 2016-05-13 - 公布日： 2016-11-23 - 主分类号： H01L21/762 文献下载
摘要：本发明涉及填充集成电路中的凹穴及其结果装置，揭露一种方法，能够在集成电路装置及该结果装置中填充高深宽比的凹穴，而不具有孔隙或间隙。实施例包含于第一层间介电层中提供主动区域及/或栅极接触；形成选择性保护覆盖层于该接触的上表面上；形成第二层间介电层于该保护覆盖层的上表面上及该第一层间介电层的上表面上；形成硬掩膜堆叠于该第二层间介电层上；在该第二层间介电层及硬掩膜堆叠中，形成曝露出一个或多个保护覆盖层的凹穴；在该堆叠中移除选择性层以减少该凹穴的深度；以及以金属层填充该凹穴，其中，在一个或多个凹穴中的该金属层连接至经曝露的该一个或多个保护覆盖层的上表面
填充集成电路中的方法

[发明专利]嵌入式芯片封装结构-CN200610146770.2有效
发明人：黄振宏;林贤杰;江国春;何信芳 -专利权人：南亚电路板股份有限公司
申请日： 2006-11-22 - 公布日： 2008-06-04 - 主分类号： H01L23/488 文献下载
摘要：本发明为一种嵌入式芯片封装结构，该封装结构包含有一双面基板，包含一中间介电层、一第一金属层设于该中间介电层的第一表面，及一第二金属层设于该中间介电层的第二表面；一凹穴，形成在该第二金属层及该中间介电层中，且该凹穴的底部为该第一金属层；一芯片，设置于该凹穴内，该芯片的底面与该第一金属层热接触；一增层材料层，覆盖在该第二金属层上及该芯片的主动面上，且该增层材料层填入该芯片的侧边与该中间介电层之间的间隙；至少一内连结线层
嵌入式芯片封装结构

[发明专利]等离子显示器及其前基板及等离子显示器的前基板的制造方法-CN200510059340.2无效
发明人：张昭仁;阙壮钧 -专利权人：中华映管股份有限公司
申请日： 2005-03-29 - 公布日： 2006-10-04 - 主分类号： H01J17/16 文献下载
摘要：一种等离子显示器及其前基板及等离子显示器的前基板的制造方法，该前基板包括基板、多对电极对、介电层以及保护层。其中，电极对设置于基板上，介电层设置于基板上且覆盖此些电极对，介电层在对应电极对的位置具有多个凹穴，且此些凹穴具有不同的深度。通过对应不同特性的荧光材料来设计凹穴深度，能够使等离子显示器的发光效率最佳化。
等离子显示器及其前基板制造方法

[发明专利]导电线路的制作方法-CN201910027433.9在审
发明人：李俊豪 -专利权人：李俊豪
申请日： 2019-01-11 - 公布日： 2019-09-10 - 主分类号： H05K3/10 文献下载
摘要：一种导电线路的制作方法，包含在介电基材的表面上的预定路径开设多个凹穴，其中各凹穴的纵深方向与表面的法线方向不平行；沿预定路径涂布导电胶于介电基材的表面；在抽真空的环境下，以刷印加压的方式使导电胶深入凹穴中
导电线路导电胶凹穴介电基材预定路径法线方向纵深方向不平行抽真空固化制作加压

[发明专利]介电材凹穴内设有半导体元件的面朝面半导体组件-CN201610572829.8在审
发明人：林文强;王家忠 -专利权人：钰桥半导体股份有限公司
申请日： 2016-07-20 - 公布日： 2017-03-08 - 主分类号： H01L23/52 文献下载
摘要：该面朝面半导体组件中，一核心基座的介电材凹穴中设有一半导体元件，且该半导体元件被一系列金属柱所环绕。该核心基座中的凹穴可控制该元件，避免元件相对于该些金属柱发生侧向位移，且该些金属柱提供核心基座两相反侧间的垂直连接，其可利用凹穴的深度，以降低金属柱所需的最小高度。此外，该半导体元件可与另一半导体元件通过设于两者间的增层电路，以面朝面方式相互电性耦接。
介电材凹穴内设有半导体元件面朝组件

[发明专利]整合内埋元件的基板结构及其制作方法-CN200610002587.5有效
发明人：陈盈州;欧英德;李秋雯 -专利权人：日月光半导体制造股份有限公司
申请日： 2006-01-06 - 公布日： 2007-07-11 - 主分类号： H01L23/488 文献下载
摘要：本发明公开了一种基板结构与其制作方法，特别是有关一种整合内埋元件的基板结构与其制作方法。此一整合内埋元件的基板通过移除部分外线路层与介电层而在基板上形成若干凹穴，并在凹穴中暴露出部分内线路层，内埋元件即被动元件放置在凹穴中，并与凹穴底部暴露出来的内线路层电性连接。
整合元件板结及其制作方法

[发明专利]具有内建加强层的凹穴基板的制造方法-CN201310234434.3有效
发明人：林文强;王家忠 -专利权人：钰桥半导体股份有限公司
申请日： 2013-06-13 - 公布日： 2014-01-15 - 主分类号： H01L21/48 文献下载
摘要：本发明是有关于一种制造凹穴基板的方法。根据一较佳实施例，该方法包括：提供一牺牲载板以及选择性地提供一电性接垫，其是自牺牲载板向第一垂直方向延伸；提供一介电层，其是于第一垂直方向覆盖牺牲载板；移除牺牲载板的一选定部分；使一加强层于第二垂直方向附着至介电层；于第一垂直方向形成一增层电路；以及移除牺牲载板的剩余部分以于第二垂直方向显露电性连接点。一半导体装置可被设置于凹穴基板上，并于凹穴基板的内建凹穴中与电性连接点电性连接。加强层可提供增层电路以及半导体装置的机械性支撑。
具有加强凹穴基板制造方法

[发明专利]半导体封装结构及其制作方法-CN201110045794.X有效
发明人：李志成 -专利权人：日月光半导体制造股份有限公司
申请日： 2011-02-25 - 公布日： 2011-08-03 - 主分类号： H01L23/31 文献下载
摘要：该半导体封装结构包括基板、环状阻挡体、粘着层、芯片、第一介电层以及重布线路结构。环状阻挡体配置基板的上表面上且与基板定义出容置凹穴。芯片配置于容置凹穴内且透过粘着层而固定于基板上。第一介电层配置于上表面上且环绕芯片。重布线路结构配置于第一介电层上且包括至少一与芯片的接垫电性连接的图案化导电层。
半导体封装结构及其制作方法

[发明专利]线路板的制作方法-CN201410647681.0有效
发明人：陈盈儒;余丞博;张成瑞 -专利权人：欣兴电子股份有限公司
申请日： 2014-11-14 - 公布日： 2018-12-07 - 主分类号： H05K3/30 文献下载
摘要：本发明提供一种线路板的制作方法，其是先提供包括多个被动元件的被动元件模块与包括第一介电层与导电层的介电核心基板，其中第一介电层中具有暴露出部分导电层的凹穴。然后，在凹穴的底部上形成绝缘粘着层。而后，在被动元件模块上形成第二介电层。之后，在第一介电层与第二介电层上形成线路层，其中线路层经由导通孔与被动元件的每一个的电极电性连接。
线路板制作方法

[发明专利]散热增益型半导体组件-CN201110361061.7有效
发明人：林文强;王家忠 -专利权人：钰桥半导体股份有限公司
申请日： 2011-11-15 - 公布日： 2012-05-30 - 主分类号： H01L23/367 文献下载
摘要：该凸块定义出一凹穴。该半导体元件设置于凸块上且位于凹穴内，并电性连接至该增层电路，并与凸块热连结。该凸块自基座延伸进入黏着层的开口，且该基座自凸块朝相反于凹穴的方向垂直延伸，同时该凸缘层在凹穴入口处自凸块侧向延伸。该增层电路包括一介电层及导线，其位于半导体元件及凸缘层上。
散热增益半导体组件

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
下一页»
尾页
共 100000 条

友情链接：交换友情链接需要网站权重大于4，网站收录10W以上，如符合条件，请联系QQ：76009968。

关于我们寻求报道投稿须知广告合作版权声明网站地图友情链接企业标识联系我们

在线咨询

400-8765-105周一至周五 9:00-18:00

版权所有钻瓜科技（天津）有限公司津ICP备15000985号津公网安备 12019202000206号http://www.vipzhuanli.com/公布日期

咨询在线客服

咨询在线客服

tel code back_top