[发明专利]具有电流增益的单一多晶硅DRAM存储单元及其制造方法有效
| 申请号： | 98122620.5 | 申请日： | 1998-11-23 |
| 公开（公告）号： | CN1250949A | 公开（公告）日： | 2000-04-19 |
| 发明（设计）人： | 季明华 | 申请（专利权）人： | 世大积体电路股份有限公司 |
| 主分类号： | H01L21/8242 | 分类号： | H01L21/8242;H01L27/108 |
| 代理公司： | 柳沈知识产权律师事务所 | 代理人： | 陶凤波 |
| 地址： | 台湾省新竹*** | 国省代码： | 台湾;71 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种具有电流增益的单一多晶硅DRAM存储单元,其结构包括一个深的n井,其位于硅基底中,一个p井,其位于深的n井中,一个栅极结构,覆盖并跨越深n井及p井,此栅极结构包括一层薄的栅极氧化层和一层导电层,以及一个n+区域,其位于p井中并与栅极结构的侧边相接,p井的电位可设定为以－Vcc/2代表0,Vcc/2代表1,寄生在p井中n通道MOS的启始电压,会施加一个0分别以Vcc/2和－Vcc/2代表1和0的p井电位所调整。 | ||
| 搜索关键词： | 具有 电流 增益 单一 多晶 dram 存储 单元 及其 制造 方法 | ||
【主权项】：
1.一种制造单一多晶硅DRAM存储单元的方法，其特征在于，包括下列步骤：在一硅基底中形成一个深的n井；在该深的n井中形成一个p井；形成一个栅极结构，覆盖并跨越该深的n井与该p井，其中，该栅极结构是由一薄的栅极氧化层与一导电层堆叠而成；以及紧邻该p井与该栅极结构形成一个n+区域。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于世大积体电路股份有限公司，未经世大积体电路股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/98122620.5/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
