[发明专利]具有电流增益的单一多晶硅DRAM存储单元及其制造方法

说明书

本发明涉及一种DRAM存储单元及其制造方法，特别是涉及一种具有电流增益的单一多晶硅层DRAM存储单元及其制造方法。

最常用的DRAM存储单元结构是单一晶体管单一电容器。这种DRAM存储单元结构通常需要沉积三层导电多晶硅层：一层作为晶体管的栅极，一层作为电容器的下电极，第三层则作为电容器的上电极。这种较为复杂的现代DRAM存储单元的制作过程将与只使用单一多晶硅层的标准逻辑区制作工艺在实际上无法配合。

但是，为了要达到制作将存储区与逻辑区做在同一片芯片上的“单一芯片系统”元件的目的，发展与逻辑区可相容的DRAM存储单元结构是很重要的。有一些现有技术试着设计不需借助电容器也可以存储信号的DRAM存储单元。这样的DRAM存储单元在1997年的超大规模集成(VLSI)科技报导摘要研讨会中由Mukai等人发表的“用于逻辑兼容高密DRAMs的新型增益合并单元”(“A Novel Merged Gain Cell for LogicCompatible High Density DRAMs”)中已被揭露出来。Mukai等人所提供的参考数据中揭露的DRAM存储单元显示了一种分别于n井中和p井中形成n⁺区域与p⁺区域的单一晶体管结构。虽然Mukai等人所提出的DRAM存储单元结构可以解决一些埋入式DRAM的问题，但是为了确保这种被提出的DRAM存储单元结构能正确地运作，这种DRAM存储单元结构的制造过程必须要很精确。另外，这种制造过程也相当复杂。

本发明的目的在于提供一种具有电流增益的单一多晶硅DRAM存储单元及其制造方法，以便与逻辑区一起制作。

本发明的目的是这样实现的，即提供一种制造单一多晶硅DRAM存储单元的方法，包括下列步骤：在一硅基底中形成一个深的n井；在该深的n井中形成一个p井；形成一个栅极结构，覆盖并跨越该深的n井与该p井，其中，该栅极结构是由一薄的栅极氧化层与一导电层堆叠而成；以及紧邻该p井与该栅极结构，形成一个n⁺区域。

本发明另一方面还提供一种单一多晶硅DRAM存储单元，包括：一位于一硅基底中的深的n井；一位于该深n井中的p井；一栅极结构，其覆盖并跨越该深的n井以及该p井，该栅极结构包括一薄栅极氧化层和一导电层；以及一n⁺区域，其位于该p井中，并与该栅极结构的侧边相接。

为使本发明的上述和其他目的、特征和优点能更明显易懂，下文特举一优选实施例，并配合附图作详细说明。附图中：

图1至图4为依照本发明的一优选实施例的一种制作DRAM存储单元的流程剖视图；

图5为依照本发明的一优选实施例所完成的一种DRAM存储单元；

图6为一行DRAM存储单元在归零操作时的电路图；

图7为图6中的一行DRAM存储单元的集成电路俯视图。

本发明将配合附图加以说明。首先，本发明中一种制造DRAM存储单元的方法将配合图1至图4加以说明，而DRAM存储单元的操作则将配合图5加以说明。

请参照图1，提供一硅基底以制作本发明的DRAM存储单元，此基底比如是具有<100>晶格排列的p型基底。以现有的掩模及氧化步骤形成场氧化层101，形成的方法比如以光刻方式构成场氧化层101的区域并以干式蚀刻法蚀刻氮化硅层与二氧化氮层。移除光致抗蚀剂层并清洗基底之后，在有氧蒸气的环境中以约850℃至1050℃的温度使场氧化层101的厚度成长到大约4000埃至6000埃。形成场氧化层101之后，以热磷酸溶液移除氮化硅层，并以缓冲氟化氢溶液移除二氧化硅层。将场氧化层101之间的区域构成为主动区域，即为之后形成DRAM存储单元的地方。

之后，以现有的掩模、离子植入以及离子趋入步骤在有源区域下方形成一个深的n井103，深的n井103优选的深度约为3微米，而优选的掺杂浓度则大约为10¹⁶/cm³。接着，再以现有的掩模及离子植入技术在深的n井103中形成一个p井105，p井105优选的深度为1.5微米，而优选的掺杂浓度则大约为10¹⁷/cm³。

之后，在场氧化层101之间形成一个与现有设计相同并且包含一层栅极氧化层109与一层导电层111的栅极结构107。栅极结构107跨越了深的n井103中的p井105的侧边，换句话说，p井105延伸并终止于栅极结构107的下方。