[发明专利]具有电流增益的单一多晶硅DRAM存储单元及其制造方法

权利要求书

1.一种制造单一多晶硅DRAM存储单元的方法，其特征在于，包括下列步骤：

在一硅基底中形成一个深的n井；

在该深的n井中形成一个p井；

形成一个栅极结构，覆盖并跨越该深的n井与该p井，其中，该栅极结构是由一薄的栅极氧化层与一导电层堆叠而成；以及

紧邻该p井与该栅极结构形成一个n⁺区域。

2.如权利要求1所述的制造单一多晶硅DRAM存储单元的方法，其特征在于，该方法还包括形成一与该栅极结构的侧壁紧邻的间隙壁。

3.如权利要求1所述的制造单一多晶硅DRAM存储单元的方法，其特征在于，该方法还包括：

形成一具有导电性的位线，其连接该n⁺区域；

形成一具有导电性的字线，其连接该栅极结构；

将一具有导电性的归零p⁺接面至连接该p井，该具有导电性的归零p⁺接面通过一晶体管开关与该p井构成连接。

4.如权利要求1所述的制造单一多晶硅DRAM存储单元的方法，其特征在于，该深的n井的深度为约3微米，而其掺杂浓度为10¹⁶/cm³。

5.如权利要求1所述的制造单一多晶硅DRAM存储单元的方法，其特征在于，该p井的深度为约1.5微米，而其掺杂浓度为约10¹⁷/cm³。

6.如权利要求1所述的制造单一多晶硅DRAM存储单元的方法，其特征在于，该n⁺区域的深度为约0.4微米，而其掺杂浓度为约10²⁰/cm³。

7.一种单一多晶硅DRAM存储单元，其特征在于，它包括：

一位于一硅基底中的深的n井；

一位于该深n井中的p井；

一栅极结构，其覆盖并跨越该深的n井以及该p井，该栅极结构包括了一薄栅极氧化层和一导电层；以及

一n⁺区域，其位于该p井中，并与该栅极结构的侧边相接。

8.如权利要求7所述的单一多晶硅DRAM存储单元的，其特征在于，还包括一与该栅极结构的侧壁相接的间隙壁。

9.如权利要求7所述的单一多晶硅DRAM存储单元，其特征在于，还包括：

一具有导电性的位线，其与该n⁺区域相接；

一具有导电性的字线，其与该栅极结构相接；

一具有导电性的归零p⁺接面，其与该p井相接，该具有导电性的归零p⁺接面通过一晶体管开关与该p井构成连接；以及

一具有导电性的Vcc线，其与该深的n井相接。

10.如权利要求7所述的单一多晶硅DRAM存储单元，其特征在于，该深的n井的深度为约3微米，而其掺杂浓度为约10¹⁶/cm³。

11.如权利要求7所述的单一多晶硅DRAM存储单元，其特征在于，该p井的深度包括约1.5微米，而其掺杂浓度为约10¹⁷/cm³。

12.如权利要求7所述的单一多晶硅DRAM存储单元，其特征在于，该n⁺区域的深度为约0.4微米，而其掺杂浓度为约10²⁰/cm³。

13.如权利要求9所述的单一多晶硅DRAM存储单元，其特征在于：

为了要将0状态写入该单一多晶硅DRAM存储单元，施加一0伏特的偏压于该位线与该字线，施加一-Vcc的偏压于该归零p⁺接面以打该开晶体管开关；

为了写入一个1状态于该单一多晶硅DRAM存储单元中，施加一个V_cc/2于该位线上，并施加一个-V_cc/2的偏压于该字线上以关闭该晶体管开关；以及

为了读取该单一多晶硅DRAM存储单元，施加一个Vcc/2于该位线上，并施加一个Vcc的偏压于该字线上以关闭该晶体管开关。

14.如权利要求9所述的单一多晶硅DRAM存储单元，其特征在于，

为了要将0状态写入该单一多晶硅DRAM存储单元，施加一0伏特的偏压于该位线与该字线，施加一Vcc的偏压于该归零p⁺接面，以及施加一个-(3/2)Vcc的偏压于该晶体管开关；

为了写入一个1状态于该单一多晶硅DRAM存储单元中，施加一个0伏特的偏压于该位线上，并施加一个-Vcc的偏压于该字线上以关闭该晶体管开关；以及

为读取该单一多晶硅DRAM存储单元，在该位线上施加一个0，并在该字线上施加一Vcc偏压，并在该晶体管开关上，施加一个0伏特的偏压。