[发明专利]一种基于硬件的排序算法优化方法及其装置有效
| 申请号： | 202310570791.0 | 申请日： | 2023-05-19 |
| 公开（公告）号： | CN116303140B | 公开（公告）日： | 2023-08-29 |
| 发明（设计）人： | 伍思宁;刘弋波;赖鼐;龚晖 | 申请（专利权）人： | 珠海妙存科技有限公司 |
| 主分类号： | G06F12/0893 | 分类号： | G06F12/0893 |
| 代理公司： | 广州嘉权专利商标事务所有限公司 44205 | 代理人： | 叶恩华 |
| 地址： | 519000 广东省珠海市*** | 国省代码： | 广东;44 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种基于硬件的排序算法优化方法及其装置，所述方法包括以下步骤：获取多个待排序的序列信息；对多个序列信息进行归并排序，将序列信息中已排序的数据依次存入缓存器；把缓存器内的数据按序放回序列信息内，得到序列信息的排序结果。通过调整缓存器的大小，根据实际需求进行时间和空间的交换，有效地减少排序过程中的运算时间，保证排序算法的空间利用率，提高排序算法的灵活性。 | ||
| 搜索关键词： | 一种 基于 硬件 排序 算法 优化 方法 及其 装置 | ||
【主权项】：
暂无信息
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于珠海妙存科技有限公司，未经珠海妙存科技有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/202310570791.0/，转载请声明来源钻瓜专利网。
- 同类专利
- 根据域共享状态对高速缓存行进行编码的高速缓存一致性协议-202310297807.5
- J-F·巴斯蒂恩 - 织望丰田股份有限公司
- 2023-03-24 - 2023-10-10 - G06F12/0893
- 本公开提供根据域共享状态对高速缓存行进行编码的高速缓存一致性协议。提供系统、方法、以及存储介质。系统包含包括实时高速缓存的实时域和包括非实时高速缓存的非实时域。系统构成为通过通知能够在实时高速缓存与非实时高速缓存之间共享高速缓存行，实施高速缓存一致性协议。
- 参数确定及数据读写方法、处理器、装置、计算机设备-202311076027.4
- 请求不公布姓名 - 摩尔线程智能科技（北京）有限责任公司
- 2023-08-24 - 2023-09-29 - G06F12/0893
- 本公开实施例提供了一种参数确定及数据读写方法、处理器、装置、计算机设备、计算机可读存储介质。该参数确定方法包括：获取预设的计算模块的数据请求粒度；计算模块属于一处理器，处理器包括缓存模块和至少两个计算模块，缓存模块包括与每一计算模块一一对应的第一缓存子模块、以及各个第一缓存子模块共用的第二缓存子模块；确定每一第一缓存子模块分别与第二缓存子模块之间的第一数据位宽；基于至少一个数据请求粒度和至少一个第一数据位宽，确定目标缓存子模块中缓存行的粒度；目标缓存子模块包括以下至少之一：第一缓存子模块，第二缓存子模块。根据本公开实施例，能够提高缓存模块中存储空间的利用率，并更好地满足各计算模块的缓存需求。
- 具有每扇区高速缓存驻留控件的高速缓存存储器-202211261823.0
- M·费特曼;S·加德雷;S·J·海因里希;M·斯蒂克;尹亮 - 辉达公司
- 2022-10-14 - 2023-09-26 - G06F12/0893
- 本公开涉及具有每扇区高速缓存驻留控件的高速缓存存储器。各种实施例包括用于管理计算系统中的高速缓存存储器的技术。计算系统包括扇区化的高速缓存存储器，为软件应用程序提供逐扇区地直接使存储在高速缓存存储器中的数据项无效的机制，其中扇区小于高速缓存行。当高速缓存行中的所有扇区都已被无效时，高速缓存行隐式无效，释放高速缓存行以重分配用于其他目的。在待无效数据项可与扇区边界对齐的情况下，公开的技术有效使用高速缓存标志存储器中的状态指示符跟踪哪些扇区和相应数据项已被软件应用程序无效。因此，公开的技术由此实现用于使小于高速缓存行的各个数据项无效的低开销解决方案，无需额外跟踪数据结构或消耗额外存储器传输带宽。
- 用于多端口存储类存储器接口的方法及设备-201811359590.1
- J·T·帕夫洛夫斯基 - 美光科技公司
- 2018-11-15 - 2023-09-22 - G06F12/0893
- 本申请案涉及用于多端口存储类存储器接口的方法及设备。描述用于多端口存储类存储器接口的方法、系统及装置。存储类存储器子系统的存储器控制器可从主机装置接收与主机地址相关联的请求。所述存储器控制器可基于所述主机地址而以低等待时间产生交错地址。所述交错地址利用一组存储器媒体端口将所述请求的处理并行化。所述组存储器媒体端口中的每一存储器媒体端口可彼此独立地操作以获得所要聚合数据传送速率及存储器容量。所述交错地址可不在存储器空间中留下任何间隙。所述存储器控制器可控制耗损平均操作以跨越所述存储器媒体端口的一或多个区带分布存取操作。
- 一种应用服务器的缓存管理方法及装置-202011621831.2
- 王兆仲;牟晋勇 - 北京奇艺世纪科技有限公司
- 2020-12-30 - 2023-09-05 - G06F12/0893
- 本发明实施例提供的一种应用服务器的缓存管理方法、装置、电子设备及存储介质，通过实时获取应用服务器发出的接口请求及应用服务器接收的响应信息；基于获取的接口请求和响应信息，判断是否发生响应异常；如果异常，获取应用服务器的垃圾回收的状态信息；基于垃圾回收的频次和每次垃圾回收的处理时长，判断是否符合预设的缓存调整条件；如果是，减少应用服务器的缓存中，预先为应用分配的缓存中占比最大的前N个应用的缓存的大小。可以实现缓存的自动配置，从而可以减少所需人力资源和时间，提高了对缓存配置不合理的情况进行处理的效率。
- 一种基于硬件的排序算法优化方法及其装置-202310570791.0
- 伍思宁;刘弋波;赖鼐;龚晖 - 珠海妙存科技有限公司
- 2023-05-19 - 2023-08-29 - G06F12/0893
- 本发明公开了一种基于硬件的排序算法优化方法及其装置，所述方法包括以下步骤：获取多个待排序的序列信息；对多个序列信息进行归并排序，将序列信息中已排序的数据依次存入缓存器；把缓存器内的数据按序放回序列信息内，得到序列信息的排序结果。通过调整缓存器的大小，根据实际需求进行时间和空间的交换，有效地减少排序过程中的运算时间，保证排序算法的空间利用率，提高排序算法的灵活性。
- 基于L1D-L2缓存的别名处理系统、方法及相关设备-202310707262.0
- 刘沐阳;陈荣;杨峙垒 - 睿思芯科（深圳）技术有限公司
- 2023-06-15 - 2023-08-29 - G06F12/0893
- 本发明适用于硬件芯片设计领域，尤其涉及一种基于L1D‑L2缓存的别名处理方法、系统及相关设备。本发明提出了一种基于L1D缓存‑L2缓存结构的、用于解决L1D缓存的别名问题的方法及对应的系统模块，本发明提出的方法可以最大化硬件资源效率，不会对芯片结构、硬件系统类型、操作系统兼容性、芯片性能产生限制，同时，基于缓存实现的模块不会大幅增加整体系统功耗，具有良好的可扩展性。
- 处理器缓存的优化方法、装置、电子设备及可读存储介质-202310892389.4
- 张传奇;唐丹;包云岗 - 北京开源芯片研究院
- 2023-07-19 - 2023-08-18 - G06F12/0893
- 本申请提供了一种处理器缓存的优化方法、装置、电子设备及可读存储介质，包括：对处理器缓存的缓存组，设置第一分配标记和第二分配标记；确定每个缓存组的差集；在试运行应用程序的过程中，记录每个差集中存储块的使用情况；根据使用情况及预设的判定阈值，将第一分配标记或第二分配标记设置为缓存组的目标分配标记，其中，第一分配标记表征初始分配的第一存储块的位置；第二分配标记表征初始分配的第二存储块的位置；差集为第一存储块的集合和第二存储块的集合的差集，以实现为应用程序分配处理器缓存的缓存空间，且无需人工设置，解决了在先技术中所有缓存组只使用单一存储标记而导致缓存空间的利用效率低下的问题。
- 利用片上缓存记录访存地址序列的方法及数据处理装置-202310371988.1
- 卢天越;李海锋;陈明宇 - 中国科学院计算技术研究所
- 2023-04-10 - 2023-08-01 - G06F12/0893
- 本发明提出一种利用片上缓存记录访存地址序列的方法，包括：于内存控制器内设置第一缓冲区，并于最后一级缓存内设置第二缓冲区；当处理器核发出访存请求后，根据该访存请求生成访存记录，并将该访存记录暂存至该第一缓冲区；当该第一缓冲区内暂存的访存记录的数量达到暂存阈值时，将该第一缓冲区内的访存记录写入该第二缓冲区；运行于该处理器的程序通过直接读取该第二缓冲区以获取并处理该访存记录。本发明还提出一种数据处理装置，采用如前所述的利用片上缓存记录访存地址序列的方法进行程序运行，该数据处理装置包括：内存；内存控制器，包括访存记录与控制单元和第一缓冲区；处理器，其最后一级缓存中设置有第二缓冲区。
- 一种分级缓存数据转移的方法、装置、设备及介质-202310142402.4
- 李欢欢;赵煜;何文龙;陶桐桐 - 济南浪潮数据技术有限公司
- 2023-02-17 - 2023-06-23 - G06F12/0893
- 本发明提供了一种分级缓存数据转移的方法、装置、设备及可读介质，方法包括：在桶中开启分级缓存，并统计待往桶中上传对象的访问频率，并将访问频率高于频率阈值的上传对象的上传请求进行标记；响应于接收到客户端上传对象的请求，判断请求中的上传对象是否满足要求；响应于请求中的上传对象的大小小于尺寸阈值且请求中有标记，将上传对象写入缓存池中；创建转移线程并设定转移时间，并在到达转移时间时将缓存池中的数据转移到普通数据池中。通过使用本发明的方案，能够提高高访问频率对象的访问效率，能够及时清理缓存池中低访问频率对象占用的空间，降低大量缓存数据转移带给前端业务的影响，极大地提高了存储系统的市场竞争力。
- 一种基于贪心算法的混合缓存数据分配方法-201910681266.X
- 沈凡凡;徐超 - 南京审计大学
- 2019-07-26 - 2023-06-16 - G06F12/0893
- 本发明公开了一种基于贪心算法的混合缓存数据分配方法，以此更好的解决混合缓存中缓存数据分配与存储问题。包括如下步骤：S1：对于每一次缓存访问操作，构建贪心算法获取缓存数据读/写操作行为特征，并及时更新预测表；S2：构建统计分析方法初始化预测表，将高能效的缓存数据分类信息记录在预测表中；S3：根据预测表中的缓存数据功耗优化标志位，将数据分配到混合缓存中的不同部分；S4：如果有缓存访问操作，则返回至步骤S1，如果没有缓存访问操作，则缓存访问结束。本发明所提出的贪心算法和统计分析方法能指导缓存数据以低功耗的形式存储在混合缓存中，进而降低缓存功耗并提升系统性能。
- 分组高速缓存系统和方法-202310084623.0
- 郑家珍;斯里尼瓦斯·瓦杜瓦塔;休·麦克沃伊·沃尔什;普拉尚特·R·钱德拉;阿比西舍克·阿加瓦尔;王炜煌;蒋暐暐 - 谷歌有限责任公司
- 2023-01-18 - 2023-04-25 - G06F12/0893
- 本公开涉及分组高速缓存系统和方法。一种分组高速缓存系统包括：高速缓存存储器分配器，用于接收与非高速缓存存储器相对应并被分配给分组的存储器地址，并将该存储器地址与高速缓存存储器地址相关联；哈希表，用于存储存储器地址和高速缓存存储器地址，其中存储器地址作为键，并且高速缓存存储器地址作为值；高速缓存存储器，用于将分组存储在由高速缓存存储器地址指示的位置处；以及逐出引擎，用于当高速缓存存储器的占用率高时，确定要从高速缓存存储器移除并放置在非高速缓存存储器中的一个或多个经高速缓存的分组。
- 处理器和运算处理方法-202211084268.9
- 葛毅;五岛正裕 - 富士通株式会社;大学共同利用机关法人信息与系统研究机构
- 2022-09-06 - 2023-04-11 - G06F12/0893
- 涉及处理器和运算处理方法。处理器包括：请求发出单元，发出对存储装置的访问请求；数据阵列，包括保存子数据的存储体，子数据是从基于访问请求从存储装置读取的数据划分的；开关，将访问请求传送到存储体之一；第一确定单元和第二确定单元。第一确定单元在访问地址中包括的标签地址与同访问地址中包括的索引地址相对应地保存在第一确定单元中的标签地址相匹配时，确定缓存命中。第二确定单元在与访问地址中包括的第一标签地址相对应的标识信息和访问地址中包括的第二标签地址与保存在第二确定单元中的标识信息和第二标签地址相匹配时，确定缓存命中。缓存控制器基于第一确定单元或第二确定单元的确定结果来对数据阵列或存储装置进行访问。
- 基于数据的输入-输出存取类型来管理高速缓存替换-202111065680.1
- 陈驰;樊慧娟;董海兰 - 戴尔产品有限公司
- 2021-09-10 - 2023-03-14 - G06F12/0893
- 一种设备包括处理装置，所述处理装置被配置为监视存储多个高速缓存页面的存储高速缓存以确定所述存储高速缓存是否达到一个或多个指定状况并且确定所述高速缓存页面的至少一个子集的高速缓存替换得分，所述高速缓存替换得分至少部分地基于存储在所述高速缓存页面中的数据的输入‑输出存取类型来确定。所述处理装置还被配置为响应于确定所述存储高速缓存已经达到所述一个或多个指定状况中的至少一个，至少部分地基于所确定的高速缓存替换得分来选择所述高速缓存页面中的至少一个以从所述存储高速缓存移动到存储装置。所述处理装置还被配置为将所述多个高速缓存页面中的所选择的至少一个从所述存储高速缓存移动到所述存储装置。
- 运行高速缓存存储器的方法、高速缓存存储器和计算单元-202211017418.4
- A·哈曼;D·N·达萨利;D·齐根贝因;F·雷姆;M·普雷斯勒 - 罗伯特·博世有限公司
- 2022-08-24 - 2023-03-03 - G06F12/0893
- 本发明涉及一种用于运行高速缓存存储器的方法，所述高速缓存存储器具有至少一个具有多个存储块的集合，所述存储块被设置用于存储数据块，其中在将数据块写入所述集合的存储块的写入过程中将所述数据块写入所述存储块中，确定所述数据块的相关性等级值和第一访问时间等级值，借助于由所述相关性等级值和所述第一访问时间等级值构成的写入等级映射来确定分配给所述存储块的等级数据，以及存储所确定的分配给所述存储块的等级数据；其中如果所述集合中没有空闲的存储块，则基于分配给存储块的等级数据从所述集合的存储块中选择待覆盖的存储块，并且使用所述写入过程将待存储的数据块写入所选择的存储块中。
- 替换高速缓存上的数据的方法和高速缓存管理器-201810038097.3
- 张牧天;牛迪民;郑宏忠 - 三星电子株式会社
- 2018-01-16 - 2022-12-20 - G06F12/0893
- 公开替换高速缓存上的数据的方法和高速缓存管理器。提供一种用于替换易失性存储器高速缓存上的数据的方法。所述易失性存储器高速缓存包括一个或多个存储体，并且每个存储体包括多个存储线。所述方法包括：识别将被替换的所述多个存储线中的至少一个的替换ID；识别将被刷新的一个存储体的刷新存储体ID；确定替换ID和刷新存储体ID之间是否存在冲突；如果存在冲突，则选择新的替换ID。
- 准易失性系统级存储器-202180025127.7
- R.D.诺曼;E.哈拉里;K.N.夸德;F.S.李;R.S.切尔尼科夫;Y.C.金;M.莫菲迪 - 日升存储公司
- 2021-02-05 - 2022-11-18 - G06F12/0893
- 一种高容量的系统存储器，可以从准易失性(QV)存储器电路、逻辑电路和静态随机存取存储器(SRAM)电路构成。使用SRAM电路作为QV存储器电路的缓冲器或高速缓存，系统存储器可以达到SRAM电路的访问延迟性能，并可以作为代码存储器使用。系统存储器还能够进行直接存储器访问(DMA)操作，并包括用于执行计算存储器任务的算术逻辑单元。系统存储器可以包括一个或多个嵌入式处理器。此外，系统存储器可以被配置为由多个主机处理器通过多个主机端口进行多通道存储器访问。系统存储器可以以双列直插存储器模块(DIMM)的形式提供。
- 计算机设备的内存访问方法和计算机设备-201911394845.2
- 蔡云龙 - 海光信息技术股份有限公司
- 2019-12-30 - 2022-11-15 - G06F12/0893
- 本公开提供了一种计算机设备的内存访问方法，该计算机设备包括经由互连总线连接的多个节点，每个节点包括集成的处理器核心和缓存、以及内存，该方法包括：多个节点中的节点在其本地存储其他节点的缓存中的缓存行，形成为远端缓存本地映像；以及该节点的处理器核心从该远端缓存本地映像访问缓存行。根据本公开，计算机设备中的节点将其他节点处的缓存数据镜像到本地存储，从而减少了跨节点访问内存的次数，提高了大内存应用场景下的计算机性能。
- 多级高速缓存数据推送系统、方法、设备和计算机介质-202111101548.1
- 姚涛;贾琳黎;耿恒生 - 成都海光微电子技术有限公司
- 2021-09-18 - 2022-08-26 - G06F12/0893
- 提供多级高速缓存数据推送系统、方法、设备和计算机介质，该系统包括：第一级高速缓存器；第二级高速缓存器，其中第二级高速缓存器的访问速度比第一级高速缓存器慢；控制单元，被配置为：判断在第二级高速缓存器的要被替换的缓存行中是否存在未来可能再次被访问的缓存行并判断第一级高速缓存器中是否存在空闲的缓存行；在判断在第二级高速缓存器中存在未来可能再次被访问的缓存行并且第一级高速缓存器中存在空闲的缓存行的情况下，将未来可能再次被访问的缓存行前推到空闲的缓存行中。本公开利用第一级高速缓存器的空闲空间，存储将来可能会被访问的第二级高速缓存器的要替换的缓存行，减轻了缓存系统的容量缺失和冲突缺失，提高了缓存的利用率。
- 一种二级cache控制器结构-202110501000.X
- 刘悦;沈婧;薛海卫;陈振娇;黄旭东;张猛华 - 中国电子科技集团公司第五十八研究所
- 2021-05-08 - 2022-08-02 - G06F12/0893
- 本发明公开一种二级cache控制器结构，属于存储领域。二级cache控制器结构中添加了模式配置功能寄存器对内存保护页属性寄存器的写功能，当存储空间配置为cache时，自动配置对应的页属性寄存器关闭cache物理地址的写权限，避免因为物理地址的写入而引起cache数据命中时候读取错误的数据。且节省了电路资源，减少CPU的写操作的延迟，便于Debug，提高系统的可靠性。
- 内存控制方法、装置、存储介质和电子设备-202011242674.4
- 王大宇 - 哲库科技（上海）有限公司
- 2020-11-09 - 2022-05-10 - G06F12/0893
- 本申请实施例提供一种内存控制方法、装置、存储介质和电子设备，本申请通过获取处理器中的高速缓存在单位时长内的缓存缺失数量，利用处理器缓存缺失时从内存获取数据的特性，进一步根据缓存缺失数量获取内存所需提供的目标带宽，该目标带宽即反映了处理器访问内存的数据量实际需求，从而将内存的带宽调整为目标带宽即可满足处理器对内存的访问需求。相较于相关技术，本申请并不在固定的几个带宽宽度中进行选择，而是去分析对内存的实际带宽需求，从而根据实际带宽需求对内存的带宽进行实时调整，以此来满足对内存访问性能的使用需求。同时，由于对内存调整后的带宽是与实际带宽需求所匹配的，不存在带宽的浪费，还能够避免功耗的浪费。
- 数据存储方法、装置及其应用-201810606340.7
- 李劲松;杨益军;薛奋 - 成都心吉康科技有限公司
- 2018-06-13 - 2022-04-26 - G06F12/0893
- 本发明公开了数据存储方法、装置及其应用。所述方法包括如下步骤：校准接收的每个数据包的开始时间msaveFileTime；当每个数据包和附带的时间信息正确对应后，以大链表内套一个或多个小链表的形式存储每个数据包。本发明通过上述原理，即便在有数据丢失的情况下也能实现数据的准确对时，方便后期高效处理数据实现分时获取，数据的准确展示。
- 一种卫星信号采集存储系统-202111680597.5
- 李鑫儒;张建军;郝帅龙;颜凯;董悦;赵保磊;杜莹莹 - 天津光电通信技术有限公司
- 2021-12-30 - 2022-04-08 - G06F12/0893
- 本发明创造提供了一种卫星信号采集存储系统，包括：射频处理模块、中频处理模块、数据存储模块和主控板。射频处理模块用于接收射频信号，并对射频信号进行滤波、放大和增益处理，从而生成中频信号。中频处理模块用于将中频信号转换为数字信号，并对数字信号进行滤波抽取、频谱平均和最大保持处理，生成DDC数据和FFT频谱数据。主控板上设有嵌入式控制器，嵌入式控制器通过PCIE获取中频处理模块生成的时域DDC数据和频谱数据，并通过PCIE将时域DDC数据和频谱数据存储至数据存储模块内部。本发明创造所述的一种卫星信号采集存储系统，能在卫星信号实际工作过程中连续、长时间跟踪采集存储目标信息和动态工作过程，从满足实际使用需求。
- 扩展LBA环境中的有效TLP分片-202110644697.6
- S·班尼斯提;A·塞格夫 - 西部数据技术公司
- 2021-06-09 - 2022-03-29 - G06F12/0893
- 本公开整体涉及数据存储设备中的有效传输层数据包(TLP)分片。对于来自主机流的未对齐读取，将足以对齐的数据量从主机传输到存储器设备，同时将数据的其余部分存储在数据存储设备的高速缓存中以稍后递送到存储器设备。对于对主机流的未对齐写入，将未对齐数据写入高速缓存，并且稍后高速缓存将被刷新到主机设备。在这两种情况下，虽然总数据将不对齐，但数据的一部分被放置在高速缓存中，使得未放置在高速缓存中的数据对齐。高速缓存中的数据在稍后的时间点递送。
- 一种加速深度学习训练任务数据载入的方法-202111221953.7
- 朱春节;银燕龙;何水兵;曾令仿;秦亦;周方 - 之江实验室
- 2021-10-20 - 2022-03-18 - G06F12/0893
- 本发明公开了一种加速深度学习训练任务数据载入的方法，该方法使用双随机序列方式，在每个训练周期开始时提前计算下一个周期的随机序列，并申请一块独立的内存提前缓存下一个周期初始阶段所需数据。根据当前周期的随机序列依次为神经网络准备数据的同时，可参照下一个周期的随机序列及时将下一个周期初始阶段所需数据依次从内存拷贝到缓存，使得下一个周期初始阶段所需的数据可全部从缓存获得。本发明不需修改现有深度学习的架构，实现简单，引入的计算开销小，缓存数据能全部命中且可被使用多次，从而减少从后端存储系统读取数据，并且训练周期数越多，此方法的加速效果越明显。
- 一种多主设备缓存控制方法及系统-202111518586.7
- 巩少辉;张力航;刘雄飞;叶巧玉 - 南京芯驰半导体科技有限公司
- 2021-12-14 - 2022-03-01 - G06F12/0893
- 一种多主设备缓存控制方法，包括以下步骤：1）对来自主设备的访问进行分组，判定所述访问所属的主设备组；2）将缓存空间划分多个缓存单元，分配给主设备组；3）接收来自任意主设备的读访问，并在缓存空间内查找所需的数据；4）将数据返回给主设备。本发明还提供一种多主设备缓存控制系统，在多个主设备访问片外非易失存储器的场景下，能够减少存储器读写的次数，延长存储器寿命，提高片内主设备数据访问效率。
- 内存优化方法、装置、终端、存储介质-202111248990.7
- 牛亦泽 - 西安广和通无线通信有限公司
- 2021-10-26 - 2022-01-21 - G06F12/0893
- 本申请实施例提供了一种内存优化方法、装置、终端、存储介质，该方法通过接收第一环境中的创建指令，依据所述创建指令使用所述第一环境的底层接口调用第二环境中的动态内存分配函数创建缓存对象，在存储相同数据时，所述第一环境占用的内存大于所述第二环境占用的内存，获取所述动态内存分配函数返回的针对所述缓存对象的指针信息，将所述指针信息写入所述第一环境中的数据记录指针，通过改变缓存对象数据的存储环境，降低内存占用，实现了内存优化，提高了计算机语言脚本的兼容性和整体性能。
- 一种高可靠性异步环形缓存区存储、处理的实现方法-202111135622.1
- 裴文祥;张建新;汪先超;赵路旭;卞和毅;金根;黄晴 - 苏州信卓胜电子科技有限公司
- 2021-09-27 - 2021-12-31 - G06F12/0893
- 本发明公开了一种高可靠性异步环形缓存区存储、处理的实现方法，采用异步环形缓存区进行数据存储，可用效地节约存储空间；数据达到结束地址时，通过对存数地址进行(2
- 一种减少存储器访问延迟方法及系统-202110994116.1
- 高翀;陈钦树;朱伏生;朱晓明 - 广东省新一代通信与网络创新研究院
- 2021-08-27 - 2021-09-24 - G06F12/0893
- 本发明公开了一种减少存储器访问延迟方法，该方法应用于内存控制系统，内存控制系统包括多个级别的高速缓存存储器和主存储器，方法包括：配置存储有多个缓存块的历史位置信息和被访问过的缓存块的物理内存地址具有关联关系的位置映射表；根据位置映射表判断是否命中所述缓存块的目标位置信息；若未命中缓存块的目标位置信息，对多个级别的高速缓存存储器和主存储器进行级别预测生成预测结果；根据预测结果直接访问对应的存储器。能够减少多级存储器结构中存储访问加载数据的延迟时间，解决了现有缓存数据预取顺序遍历存储器导致的延迟问题，同时避免了并行查找导致的高硬件开销，对现有内存结构的改动较小。
- 高速缓冲存储器的扩展方法-202110242612.1
- 周鸣;朱琳琳 - 四川科道芯国智能技术股份有限公司
- 2021-03-05 - 2021-06-04 - G06F12/0893
- 本发明涉及一种高速缓冲存储器的扩展方法，包括：在数据静态随机存储器和与外部存储器连接的总线之间设置第一开关；在数据静态随机存储器和标签静态随机存储器之间设置第二开关；在标签静态随机存储器和与处理器连接的总线之间设置第三开关；基于预设开关规则设置寄存器配置模块，以控制第一开关、第二开关和第三开关的通断将数据静态随机存储器和标签静态随机存储器切换至极高速缓存模式或高速缓存模式；设置分别和数据静态随机存储器以及标签静态随机存储器连接的极高速缓存控制器，用于在极高速缓存模式下数据静态随机存储器的数据读写控制以及标签静态随机存储器的信息维护。可以在不增加整个芯片静态容量的条件下，增加高速缓存的容量。
- 专利分类
