[发明专利]多芯片堆叠封装结构在审
| 申请号： | 202210513327.3 | 申请日： | 2022-05-12 |
| 公开（公告）号： | CN114927507A | 公开（公告）日： | 2022-08-19 |
| 发明（设计）人： | 尹小平 | 申请（专利权）人： | 意瑞半导体（上海）有限公司 |
| 主分类号： | H01L23/64 | 分类号： | H01L23/64;H01L25/16 |
| 代理公司： | 上海隆天律师事务所 31282 | 代理人： | 万铁占 |
| 地址： | 200241 上海市*** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供了多芯片堆叠封装结构，多芯片堆叠封装结构包括引线框架，以及位于装片区上、并封装在塑封体内的半导体电容及至少一个功能芯片，其中功能芯片和半导体电容在装片区上的投影至少部分重叠，形成堆叠结构。其中，半导体电容体积小，从而能够与功能芯片堆叠封装在装片区，提升多芯片堆叠封装结构的整体集成度，方便业界使用，从而能够扩宽其应用场景。 | ||
| 搜索关键词： | 芯片 堆叠 封装 结构 | ||
【主权项】：
暂无信息
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于意瑞半导体（上海）有限公司，未经意瑞半导体（上海）有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/202210513327.3/，转载请声明来源钻瓜专利网。
- 上一篇：一种三氧化二钛纳米线的制备方法
- 下一篇：一种钻孔预制复合桩的施工方法
