[发明专利]电阻式存储器阵列在审
申请号: | 202180078881.7 | 申请日: | 2021-10-21 |
公开(公告)号: | CN116529819A | 公开(公告)日: | 2023-08-01 |
发明(设计)人: | 金永硕;李忠贤;T·M·菲利普;徐顺天;玉仁祚;A·雷茨尼采克 | 申请(专利权)人: | 国际商业机器公司 |
主分类号: | G11C11/00 | 分类号: | G11C11/00 |
代理公司: | 中国贸促会专利商标事务所有限公司 11038 | 代理人: | 边海梅 |
地址: | 美国*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 呈现垂直电阻式存储器阵列。所述阵列包括柱电极和围绕所述柱电极的所述侧周界的开关衬垫。该阵列包括连接到开关衬垫的第一侧的两个或更多个垂直堆叠的单池(SC)电极。开关衬垫、柱电极和每一个SC电极的并置形成相应电阻开关单元(例如,OxRRAM单元)。这些单元的垂直组或组可并联连接并且各自共享相同的柱电极。垂直单元组中的单元可以作为组写入或读取,以限制组内的任何一个或多个单独单元的不一致CF形成的影响。 | ||
搜索关键词: | 电阻 存储器 阵列 | ||
【主权项】:
暂无信息
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于国际商业机器公司,未经国际商业机器公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/202180078881.7/,转载请声明来源钻瓜专利网。
- 上一篇:用于力感测的装置和方法以及电子设备
- 下一篇:热管理系统
- 同类专利
- Nor flash的写入方法、装置、编程电路及设备-202310557176.6
- 王文静;李佳泽;林杉 - 上海芯存天下电子科技有限公司
- 2023-05-17 - 2023-08-25 - G11C11/00
- 本发明涉及存储芯片技术领域,具体公开了一种Nor flash的写入方法、装置、编程电路及设备,其中,写入方法包括以下步骤:获取SRAM内的存储数据;统计存储数据中需要执行写操作的数据总量;根据数据总量及芯片的写数据能力确定写入操作次数;根据写入操作次数和写数据能力分批次将SRAM内的存储数据写入存储阵列;该写入方法能动态性地根据该数据总量设定合适大小的匹配于写数据能力的写入操作次数以对存储阵列进行分配次的写操作,从而提高了写数据能力的利用率,并减少了写操作所需要执行的次数,使得编程操作效率得到极大的提升。
- 存储电路及存储器-202180076669.7
- 黄凯亮;景蔚亮;王正波 - 华为技术有限公司
- 2021-02-07 - 2023-08-04 - G11C11/00
- 本申请涉及一种存储电路及存储器,所述存储电路包括写晶体管以及读晶体管,所述写晶体管用于接收第一输入信号,并根据所述第一输入信号更新所述存储电路的存储状态;所述读晶体管包括背栅,用于接收第二输入信号,所述读晶体管用于根据所述第二输入信号以及所述存储状态进行逻辑运算,并输出表示逻辑运算结果的第一输出信号。根据本申请实施例的存储电路,在满足具有存储功能的同时,还具备逻辑运算功能,使得存储电路应用到存储器中时,存储器不需要增加单独的运算电路即可实现存内运算,可以提高存储器的芯片利用率。
- 电阻式存储器阵列-202180078881.7
- 金永硕;李忠贤;T·M·菲利普;徐顺天;玉仁祚;A·雷茨尼采克 - 国际商业机器公司
- 2021-10-21 - 2023-08-01 - G11C11/00
- 呈现垂直电阻式存储器阵列。所述阵列包括柱电极和围绕所述柱电极的所述侧周界的开关衬垫。该阵列包括连接到开关衬垫的第一侧的两个或更多个垂直堆叠的单池(SC)电极。开关衬垫、柱电极和每一个SC电极的并置形成相应电阻开关单元(例如,OxRRAM单元)。这些单元的垂直组或组可并联连接并且各自共享相同的柱电极。垂直单元组中的单元可以作为组写入或读取,以限制组内的任何一个或多个单独单元的不一致CF形成的影响。
- 基于电阻的存储器编译器-201780074160.2
- 奈尔什·A·加利亚 - 纽蒙有限公司
- 2017-11-30 - 2023-06-16 - G11C11/00
- 公开了系统、方法和设备,用户可以适应基于电阻的存储器单元和基于磁性的存储器单元的独特特性的方式指定基于电阻的存储器阵列的各种布局和操作参数。
- 在基于相变存储器的存储设备中减轻写入放大的方法和系统-201880045150.0
- 李舒;周平 - 阿里巴巴集团控股有限公司
- 2018-06-27 - 2023-05-09 - G11C11/00
- 一个实施例有助于减轻基于相变存储器的存储设备中的写入放大。在操作期间,系统通过存储设备的控制器接收要存储在存储设备的相变存储器(PCM)中的数据。该系统通过控制器将数据写入同一存储设备的易失性存储器的扇区中,以获得该扇区的更新部分。响应于检测到预定条件,系统将更新部分写入PCM。
- 混合忆阻器/场效应晶体管存储器单元及其信息编码方法-201880049046.9
- 郑光廷;米格尔·安吉尔·拉斯特拉斯蒙塔诺 - 香港科技大学
- 2018-07-11 - 2023-04-14 - G11C11/00
- 电阻式随机存取存储器(ReRAM)包括混合存储器单元。混合存储器单元包括:(a)左电阻开关器件,包括第一端子和第二端子;(b)右电阻开关器件,包括第一端子和第二端子,其中右电阻开关器件的第一端子在内部节点处连接到左电阻开关器件的第一端子;以及(c)晶体管,包括源极端子、漏极端子和栅极端子,其中晶体管的漏极端子在内部节点处连接到左电阻开关器件和右电阻开关器件。
- 使用PCM材料的多个堆叠体的相变存储器-202180010901.7
- 沈添;吴恒;K.布鲁;张婧芸 - 国际商业机器公司
- 2021-01-26 - 2022-09-02 - G11C11/00
- 提出了一种用于改进相变存储器(PCM)单元结构的线性度的方法。所述方法包含:在衬底(10)上方形成底部电极(12);在所述底部电极(12)上方构造包含多个PCM层的PCM堆叠体(20),所述PCM层中的每一者具有不同结晶温度;以及在所述PCM堆叠体(20)上方形成顶部电极(32)。结晶温度从底部电极(12)到顶部电极(32)以升序变化。
- 补偿神经元形态应用的PCM漂移-202180007793.8
- 李宁;W.金;S.比德尔;D.萨达纳 - 国际商业机器公司
- 2021-02-17 - 2022-08-19 - G11C11/00
- 一种装置,包括模拟相变存储器阵列,该模拟相变存储器阵列包括通过第一线和第二线可寻址和可访问的单元的阵列。该装置包含耦合到第一线中的一个或多个的(一个或多个)设备。该(一个或多个)设备能够耦合到一个或多个第一线或从一个或多个第一线解耦合,以补偿一个或多个第一线中的单元中的至少一个的电阻的相变存储器电阻漂移。该装置还可以包括控制电路,该控制电路被配置为使用第一线和第二线通过该(一个或多个)设备向相变存储器阵列中的多个单独的相变存储器电阻器每个时段顺序地发送一次相同的设置脉冲。
- 存储装置及存储装置的控制方法-202110930286.3
- 荒井史隆 - 铠侠股份有限公司
- 2021-08-13 - 2022-08-02 - G11C11/00
- 实施方式提供一种提升存储装置品质的存储装置及存储装置的控制方法。实施方式的存储装置包含:第1及第2积层体(700),沿与衬底(80)的表面平行的第2方向排列,且分别包含沿与衬底(80)的表面垂直的第1方向排列的第1半导体层(70);字线(50),覆盖积层体(700);第2及第3半导体层(300a),在第1方向上,分别设置于第1及第2积层体(700)的上方;存储单元(MC),设置在第1半导体层(70)与字线(50)之间;第2半导体层上的第1晶体管(TRn);及第3半导体层上的第2晶体管。第1及第2积层体(700)在第2方向上以第1间距(Da)排列,第1及第2半导体层(300a)在第2方向上以第2间距(D1)排列,且第2间距(D1)等于第1间距(Da)。
- 内存单元及其制造方法-201980101738.8
- 刘峻志;廖昱程;邱泓瑜;李宜政 - 北京时代全芯存储技术股份有限公司;江苏时代芯存半导体有限公司
- 2019-11-15 - 2022-07-15 - G11C11/00
- 一种内存单元,包含主动组件(10)、电极(20a,20b)、加热单元(30)以及相变化单元(40)。电极(20a,20b)耦接于主动组件(10),且电极(20a,20b)与该主动组件(10)位于同一层。加热单元(30)形成于电极(20a,20b)上方,且加热单元(30)耦接于电极(20a,20b)。相变化单元(40)耦接于加热单元(30),其中相变化单元(40)形成于主动组件(10)上方,且相变化单元(40)与主动组件(10)并联。(图2)。
- 非易失三维存储单元、芯片组件和电子设备-202123171551.9
- 左丰国;周骏;侯彬 - 西安紫光国芯半导体有限公司
- 2021-12-16 - 2022-05-06 - G11C11/00
- 本申请的实施例公开了一种非易失三维存储单元、芯片组件和电子设备。易失性存储芯片用于存储数据。接口芯片通过三维异质集成结构与易失性存储芯片三维堆叠连接。非易失性存储芯片通过三维异质集成结构与易失性存储芯片和接口芯片中至少之一三维堆叠连接,以形成非易失三维存储单元。其中,接口芯片包括通信协议电路,通信协议电路用于存储通信协议。数据通过通信协议电路以缓存一致性的方式写入易失性存储芯片和非易失性存储芯片中至少之一;和,数据通过通信协议电路以缓存一致性的方式从易失性存储芯片和非易失性存储芯片中至少之一被读取。通过上述设置,提高了数据的传输效率,增大了处理数据的带宽,并且提高了数据存储的可靠性。
- 非易失三维存储单元、存储方法、芯片组件和电子设备-202111544069.7
- 左丰国;周骏;侯彬 - 西安紫光国芯半导体有限公司
- 2021-12-16 - 2022-02-15 - G11C11/00
- 本申请的实施例公开了一种非易失三维存储单元、存储方法、芯片组件和电子设备。易失性存储芯片用于存储数据。接口芯片通过三维异质集成结构与易失性存储芯片三维堆叠连接。非易失性存储芯片通过三维异质集成结构与易失性存储芯片和接口芯片中至少之一三维堆叠连接,以形成非易失三维存储单元。其中,接口芯片包括通信协议电路,通信协议电路用于存储通信协议。数据通过通信协议电路以缓存一致性的方式写入易失性存储芯片和非易失性存储芯片中至少之一;和,数据通过通信协议电路以缓存一致性的方式从易失性存储芯片和非易失性存储芯片中至少之一被读取。通过上述设置,提高了数据的传输效率,增大了处理数据的带宽,并且提高了数据存储的可靠性。
- 控制电阻式切换存储器单元的方法和半导体存储器装置-201680041211.7
- J·丁;V·P·戈皮纳特;N·冈萨雷斯;D·刘易斯;D·卡马拉汉;关明生 - 爱德斯托科技有限公司
- 2016-04-13 - 2021-06-04 - G11C11/00
- 本发明提供了控制电阻式切换存储器单元的方法和半导体存储器装置。在一个实施方式中,一种半导体存储器装置包括多个电阻式切换存储器单元,其中,各电阻式切换存储器单元可以包括:(i)可编程阻抗元件,该可编程阻抗元件具有阳极和阴极;(ii)存取晶体管,该存取晶体管具有联接到位线的漏极、联接到可编程阻抗元件阴极的源极、以及联接到字线的栅极;(iii)阱,该阱具有被构造为源极的第一扩散区域、被构造为漏极的第二扩散区域、以及被构造为阱触点的第三扩散区域;以及(iv)二极管,该二极管具有处于第二扩散区域处的阴极和处于第三扩散区域处的阳极,其中,在可编程阻抗元件上的擦除操作期间二极管导通。
- 用于集成易失性和非易失性存储器位单元的方法、系统和设备-201980027401.7
- 姆迪特·巴尔加瓦;施德哈尔萨·达斯;乔治·麦克尼尔·拉蒂摩尔;布莱恩·特雷西·克莱因 - ARM有限公司
- 2019-03-22 - 2020-11-27 - G11C11/00
- 一种集成电路器件,所述集成电路器件包括:至少第一非易失性存储器阵列(304);至少第一易失性存储器阵列(302);至少一条非易失性存储器数据总线(328),用于在读取操作中从非易失性位单元转移数据/在写入操作中将数据转移到非易失性位单元;至少一条易失性存储器数据总线(326),用于在写入操作中将数据转移易失性位单元/在读取操作中从易失性位单元转移数据;共享数据总线结构(330);和至少一个外部数据端口(332),用于在共享总线结构(330)与集成电路器件的外部端子之间转移值,其中共享数据总线结构(330)耦合到至少一条非易失性存储器数据总线(328)和至少一条易失性存储器数据总线(326)以使得能够在至少一个外部数据端口(332)与至少一条非易失性存储器数据总线(328)或至少一条非易失性存储器数据总线(326)或它们的组合之间进行数据转移,并且使得能够在至少一条非易失性存储器数据总线(328)与至少一条易失性存储器数据总线(326)之间进行数据转移。
- 半导体存储装置-201910147702.5
- 宫川正;穗谷克彦 - 东芝存储器株式会社
- 2019-02-27 - 2020-06-02 - G11C11/00
- 实施方式的半导体存储装置具备:多个存储单元阵列,分别具有矩阵状配置的多个存储单元;多个字线,与多个存储单元阵列各自的多个行分别连接;多个位线,与多个存储单元阵列各自的多个列分别连接;多个行选择电路,与多个存储单元阵列分别对应地设置,且与多个字线连接;及多个列选择电路,与多个存储单元阵列分别对应地设置,且与多个位线连接。在接收到同一行地址的情形时,多个行选择电路以被选择的存储单元到行选择电路为止的字线长度不同的方式,进行字线的选择操作,在接收到同一列地址的情形时,多个列选择电路以被选择的存储单元到列选择电路为止的位线长度不同的方式,进行位线的选择操作。
- 一种医院用自助机-201920190931.0
- 苏志康 - 福建智康云医疗科技有限公司
- 2019-02-12 - 2019-09-06 - G11C11/00
- 本实用新型公开了一种医院用自助机,包括自助机柜体,所述自助机柜体顶部竖向开设有凹槽,所述凹槽内腔横向设置有显示器,且显示器左右两侧中部均固定连接有显示器,所述自助机柜体上开设有操作台嵌入槽,所述操作台嵌入槽位于凹槽下方。本实用新型通过在底板顶部远离自助机柜体的一端垂直固定连接有手压式升降气缸,手压式升降气缸顶部与座椅固定连接,解决了对于腿脚不便的老人和一些孕妇来说,站立在自助机前进行使用自助机时显然很吃力,不够人性化的问题,较为实用,适合广泛推广与使用。
- 混合单端和差分感测的混合磁阻只读存储器(MRAM)高速缓存-201580021687.X
- X·董;T·金 - 高通股份有限公司
- 2015-04-27 - 2019-05-10 - G11C11/00
- 混合高速缓存架构使用磁阻随机存取存储器(MRAM)高速缓存但具有两种不同类型的位单元感测。一种类型的位单元感测是单端的而另一种类型的位单元感测是差分的。结果是均匀的位单元阵列但不均匀的感测放大器配置。
- 用于配置混合存储器模块的存储器的I/O的设备及方法-201480045373.9
- 马修·A·布莱瑟 - 美光科技公司
- 2014-07-31 - 2019-01-25 - G11C11/00
- 本发明描述用于配置混合存储器模块的存储器的I/O的设备、混合存储器模块、存储器及方法。一种实例设备包含非易失性存储器、耦合到所述非易失性存储器的控制电路及耦合到所述控制电路的易失性存储器。所述易失性存储器经配置以使I/O的第一子集能够与总线通信且使I/O的第二子集能够与所述控制电路通信,其中所述控制电路经配置以在所述易失性存储器与所述非易失性存储器之间传送信息。
- 一种可扩展可配置的FPGA存储结构和FPGA器件-201480013774.6
- 王元鹏;樊平;耿嘉 - 京微雅格(北京)科技有限公司
- 2014-12-30 - 2019-01-22 - G11C11/00
- 一种可扩展可配置的FPGA存储结构和FPGA器件,所述FPGA存储结构包括:多个本地存储单元、控制器和两个时钟缓冲器;所述两个时钟缓冲器,分别用于向所述控制器的两个时钟输入端口提供不同的时钟信号;所述控制器,用于接收外部输入的写地址信号,在所述时钟信号的驱动下,生成对所述多个本地存储单元输出的多个使能信号和写地址解码信号;所述本地存储单元,包括本地存储器和用于向所述本地存储器的提供输入数据的选通器;基于每个本地存储单元的配置模式,根据使能信号,输入的写地址解码信号或读地址信号,以及所述输入数据,产生相应配置模式下的输出数据。利用上述存储结构实现中等容量的存储器设计,既可避免额外的逻辑资源消耗,又避免了使用块存储器带来的存储资源浪费。
- 整合型非挥发性存储器以及电子装置-201510788183.2
- 莊达人;郭启祥 - 南亚科技股份有限公司
- 2015-11-17 - 2018-09-25 - G11C11/00
- 本发明公开了一电子装置和整合型非挥发性存储器,其中整合型非挥发性存储器包括有:作为一只读存储器的一第一存储器区块;以及作为一随机存取存储器的一第二存储器区块,其中所述非挥发性存储器是应用于一电子装置。本发明的有益之处在于,一整合型非挥发性存储器取代两个独立存储器,因此能缩小所述芯片的尺寸并且将芯片简化,并具有较低的功率消耗以及较低的成本。此外,所述存储器的数据保持及耐久度也因为仅使用了非挥发性存储器而提高。
- 使用新兴非易失性存储器元件及快闪存储器-201510684146.7
- 拉明·古德西 - 美光科技公司
- 2010-06-04 - 2018-06-22 - G11C11/00
- 本申请涉及使用新兴非易失性存储器元件及快闪存储器。本发明提供存储器装置及操作存储器装置的方法,例如涉及用新兴非易失性存储器(NV)元件取代典型静态及/或动态组件的存储器架构的那些存储器装置及方法。所述新兴NV存储器元件可取代常规锁存器,可充当快闪存储器阵列与外部装置之间的高速度接口,且还可用作快闪存储器阵列的高性能高速缓冲存储器。
- 交叉耦合的晶闸管SRAM电路及操作方法-201580011000.4
- H·栾;B·贝特曼;V·阿克赛尔拉德;C·程;C·谢瓦利尔 - 克劳帕斯科技有限公司
- 2015-09-25 - 2018-06-19 - G11C11/00
- 说明了用于SRAM集成电路的基于晶闸管的存储器单元连同制造它的过程。存储器单元可以在MOS与双极型选择晶体管的不同组合中或者在没有选择晶体管的情况下实施,晶闸管在具有浅槽隔离的半导体衬底中。标准CMOS工艺技术可以用于制造该SRAM。特定电路在待机过程中提供降低的功耗。 1
- 存储设备以及存储方法-201480000609.7
- 徐君;徐荣刚;赵俊峰 - 华为技术有限公司
- 2014-01-28 - 2018-05-18 - G11C11/00
- 本发明实施例提出了一种存储设备以及存储方法,存储设备包括:控制模块和存储块,所述存储块由相变材料制成,所述存储块包括多个位线,所述控制模块,用于获取所述多个位线的每个位线上的待写数据,进一步用于沿着所述每个位线将所述待写数据中的至少一组连续的0同时写入到所述存储块。本发明实施例中,存储设备中的控制模块通过沿着位线将待写数据中的至少一组连续的0同时写入,能够减小热串扰的影响。
- 音频交互系统-201720897711.2
- 吴祖忠;方小伟;章学红;蔡雪阳;章鹏 - 科大讯飞股份有限公司
- 2017-07-24 - 2018-05-01 - G11C11/00
- 本实用新型公开了音频交互系统。所述系统包括音频采集模块、模数转换模块、WiFi模块和音频输出模块,还包括信息存储模块,与FPGA主板相连,用于存储所述FPGA主板工作所需的文件信息;所述FPGA主板,分别与所述模数转换模块及所述WiFi模块相连,用于对所述模数转换模块传输的原始音频数据进行音频处理形成目标音频数据;还用于基于获得的相关文件信息在确定所述WiFi模块的网络状况异常时离线识别所述目标音频数据,形成音频识别文本,并获得所述音频识别文本的音频应答文本;所述音频输出模块,与所述FPGA主板相连,用于播放所述FPGA主板基于所述音频应答文本合成的应答语音信号。本实用新型的方案实现在网络状况异常时,能够有效的进行人机音频交互,从而提高用户体验。
- 适用于Lightning接口且具备WiFi无线共享的数据存储装置-201720147133.0
- 黄兵;王诗太;张艳秋 - 深圳泰克威云储科技股份有限公司
- 2017-02-20 - 2018-03-23 - G11C11/00
- 本实用新型公开了适用于Lightning接口且具备WiFi无线共享的数据存储装置,包括中央处理器、存储单元、WiFiAP无线芯片、天线和电源管理芯片,存储单元、WiFiAP无线芯片分别与中央处理器电性连接,电源管理芯片分别与中央处理器、存储单元、WiFiAP无线芯片电性连接,天线与WiFiAP无线芯片电性连接;央处理器通过Lightning接口或USB3.0接口与外部电子设备进行数据传输,电源管理芯片通过Lightning接口或USB3.0接口与外部电源进行电力传输。本实用新型集成了WiFi无线数据共享和Lightning数据存储的装置,利用高度集成的芯片设计,实现一对多数据共享及存储服务。
- 基于电阻的具有多条源线的存储器单元-201480053554.6
- X·董 - 高通股份有限公司
- 2014-09-18 - 2018-03-16 - G11C11/00
- 在一特定实施例中,一种设备包括具有多条源线和多个存取晶体管的基于电阻的存储器单元。该多个存取晶体管至多条源线的耦合配置编码数据值。
- 用于存取双向存储器的方法和装置-200980113866.0
- W·帕金森 - 奥翁尼克斯公司
- 2009-02-18 - 2017-10-31 - G11C11/00
- 双向存储单元包括双向阈值开关(OTS)和双向存储元件。OTS被配置成选择双向存储元件并且阻挡对存储元件的无意存取。
- 锁存器和D触发器-201480000526.8
- 缪向水;李祎;周亚雄;徐荣刚;赵俊峰;张树杰 - 华为技术有限公司
- 2014-04-22 - 2017-10-24 - G11C11/00
- 本发明实施例提供一种锁存器和D触发器,所述锁存器包括开关、阻变式存储器、分压电路和电压转换器,当所述开关处于导通状态时,所述电压转换器用于根据所述锁存器的输入信号输出所述锁存器的输出信号,其中,所述输出信号与所述输入信号保持一致;当所述开关由导通状态变为断开状态时,所述阻变式存储器用于与所述分压电路配合以使所述开关处于断开状态时所述锁存器的输出信号与所述开关处于导通状态时所述锁存器的输出信号保持一致,从而实现了非易失的锁存功能。由于本发明实施例中的锁存器采用了较少的元器件,电路结构简单,电路面积减小,能够提高现有逻辑电路的集成度。
- 用于在中央处理单元中执行机器指令的方法和系统-201280071423.1
- J.D.布拉德伯里;M.K.格施温德;E.M.施瓦茨;T.斯雷格;C.雅各比 - 国际商业机器公司
- 2012-11-15 - 2017-10-03 - G11C11/00
- 提供“对块边界载入计数”指令,该指令提供从指定存储器地址到指定存储器边界的距离。存储器边界是在载入数据时不跨越的边界。边界可以以多种方式指定,包括但不限于指令文本中的可变值、以操作码编码的固定指令文本值或者基于寄存器的边界;或者边界可以被动态确定。
- 电阻式器件及其操作方法-201380017339.6
- D·卡马拉汉;F·S·寇山;J·P·S·埃切韦里;J·丁;S·C·霍梅尔;M·科齐茨基 - 爱德斯托科技有限公司;艾诗龙科技股份有限公司
- 2013-05-10 - 2017-09-15 - G11C11/00
- 在一个实施方式中,一种操作电阻式开关器件10的方法包括在具有第一端子1和第二端子2的两端子电阻式开关器件10的第一端子1上施加包括脉冲的信号。电阻式开关器件10具有第一状态和第二状态。所述脉冲包括第一时段内从第一电压到第二电压的第一斜坡。所述第一时段是脉冲的总时段的至少0.1倍。
- 专利分类