[发明专利]输出入模块在审
| 申请号： | 202110490517.3 | 申请日： | 2021-05-06 |
| 公开（公告）号： | CN114598316A | 公开（公告）日： | 2022-06-07 |
| 发明（设计）人： | 吴志宏;马瑜杰 | 申请（专利权）人： | 智原科技股份有限公司 |
| 主分类号： | H03K19/173 | 分类号： | H03K19/173 |
| 代理公司： | 隆天知识产权代理有限公司 72003 | 代理人： | 黄艳 |
| 地址： | 中国台*** | 国省代码： | 台湾;71 |
| 权利要求书： | 暂无信息 | 说明书： | 暂无信息 |
| 摘要： | 本发明是为一种电连接于控制电路与输出入引脚间的输出入模块。输出入模块包含前驱动器与后驱动器。前驱动器电连接于控制电路，后驱动器电连接于前驱动器与输出入引脚。前驱动器根据控制电路所输出的输入信号与致能信号而产生上拉选择信号与下拉选择信号。后驱动器根据上拉选择信号与下拉选择信号而设定输出入引脚的电平。当致能信号为第一逻辑电平时，输出入引脚为高阻抗状态。当致能信号为第二逻辑电平时，输出入引脚的电压随着输入信号的逻辑电平而改变。其中，第一逻辑电平与第二逻辑电平互为反向。 | ||
| 搜索关键词： | 输出 模块 | ||
【主权项】：
暂无信息
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于智原科技股份有限公司，未经智原科技股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/202110490517.3/，转载请声明来源钻瓜专利网。
- 同类专利
- 一种基于忆阻器和CMOS的逻辑电路、集成电路及计算机-202310900848.9
- 李中华;袁欣欣;苏康 - 山东云海国创云计算装备产业创新中心有限公司
- 2023-07-21 - 2023-10-24 - H03K19/173
- 本发明提出了一种基于忆阻器和CMOS的逻辑电路、集成电路及计算机，其中，逻辑电路包括：第一CMOS反向器、第二CMOS反相器、第一忆阻器和第二忆阻器；其中，第一CMOS反向器的输出端与第二CMOS反相器的输出端互相连接，并作为逻辑电路的第一输出端；第一忆阻器和第二忆阻器的负端互相连接；第一忆阻器的正端连接至第一CMOS反向器的输入端，并作为逻辑电路的第一输入端，第二忆阻器的正端连接至第二CMOS反向器的输入端，并作为逻辑电路的第二输入端；第一CMOS反向器的负载管的源极与第二CMOS反相器的负载管的源极互相连接，并连接至第一忆阻器和第二忆阻器的负端公共端；第一CMOS反向器和第二CMOS反相器的驱动管源极接地。本发明的逻辑电路具有电路面积小，功率低的优势。
- 一种基于C单元的三节点翻转自恢复锁存器-202310644204.8
- 朱烁;孙皓洁 - 安徽理工大学
- 2023-05-31 - 2023-09-22 - H03K19/173
- 随着集成电路中工艺尺寸的不断缩减，锁存器也越来越容易受到粒子辐射引起的三节点翻转的影响。针对该问题，基于C单元的结构，提出一种低功耗、低延时和高鲁棒性的三节点翻转并自恢复的MKEEP锁存器。通过仿真实验和PVT的波动实验证明，该锁存器相对于其他拥有三节点容忍或者自恢复能力的锁存器拥有低功耗、低延迟和更小的面积开销；同时，该锁存器对工艺、电压和温度的敏感度较低，优势明显。
- 信号的逻辑处理方法、装置、电子设备和存储介质-202311000131.5
- 刘力桥 - 脉冲视觉（北京）科技有限公司
- 2023-08-09 - 2023-09-08 - H03K19/173
- 本公开实施例公开了一种信号的逻辑处理方法、装置、电子设备和存储介质，其中，方法包括：通过复位信号导通逻辑电路中的一个场效应晶体管，对所述逻辑电路进行复位，使逻辑电路的输出端恢复为第一状态；其中，所述逻辑电路包括多个场效应晶体管；所述第一状态为高电平状态或低电平状态；通过所述逻辑电路的至少两个输入端分别接收待运算的至少两个输入信号；对至少两个所述输入信号经过至少一个所述场效应晶体管进行处理，根据所述至少两个输入信号的信号状态确定逻辑处理结果；通过所述逻辑电路的输出端输出所述逻辑处理结果对应的目标状态；本公开实施例极大简化了电路结构，便于在数据产生或存储端进行预处理编码等计算。
- 一种新型固态功率控制器超控电路-202321288504.9
- 朱学政;刘武超;王浩 - 洛阳华九电子科技有限公司
- 2023-05-22 - 2023-09-01 - H03K19/173
- 一种新型固态功率控制器超控电路，包括比较器U1‑1、比较器U1‑2，比较器U1‑1、比较器U1‑2各自的一个输入端均输入同一超控电平信号，比较器U1‑1、比较器U1‑2各自的另一输入端分别接入不同数值的电平；比较器U1‑1的输出端连接与门U2‑1的输入端，与门U2‑1的另一输入端接入程控指令I0；比较器U1‑2的输出端连接或门U2‑2的输入端，与门U2‑1的输出端接入或门U2‑2的另一输入端，或门U2‑2输出控制信号。与现有技术相比，本技术方案的有益之处在于：本实用新型的超控电路构成简单，集成度高，成本低，一致性好，既能电平分拣又能直接输出控制信号，可方便灵活地运用于任何有需要实现相同功能的控制电路中。
- 集成电路装置以及集成电路装置中的电路选择方法-202310130963.2
- 吴苗松 - 芯祥科技（合肥）有限公司
- 2023-02-17 - 2023-08-15 - H03K19/173
- 提出一种集成电路装置，包括：可编程输入单元，用于接收输入信号；可编程功能单元，与所述可编程输入单元连接；可编程输出单元，与所述可编程功能单元连接并且输出输出信号；其中，所述可编程输入单元、所述可编程功能单元和所述可编程输出单元基于外部输入的配置指令分别选择输入电路、功能电路和输出电路。
- 一种补码运算方法及装置、补码运算装置的运算方法-202011353090.4
- 尚德龙;刘婉婷;李阳;唐溪琴;乔树山;周玉梅 - 中科南京智能技术研究院
- 2020-11-27 - 2023-08-04 - H03K19/173
- 本发明涉及一种补码运算方法，当所述原码为负数时，按照从最低位到最高位的顺序找到原码中的第一个“1”；保持所述第一个“1”以及它后面的“0”比特位和原码的符号位的比特位不变，对所述第一个“1”和所述符号位之间的比特位按位取反，得到补码。本发明还涉及一种补码运算装置，该补码运算装置仅由与门、或门以及异或门这种简单的逻辑门构成，与传统的补码运算器的方法相比，电路简单，降低了功耗，加快了补码的运算速度。
- 一种用寄存器等价替换锁存器的FPGA映射电路和方法-202310519726.5
- 刘桂林;王海力 - 京微齐力（北京）科技股份有限公司
- 2023-05-09 - 2023-08-01 - H03K19/173
- 本发明提供一种用寄存器等价替换锁存器的FPGA映射电路和方法。该电路包括：多路选择器和第一寄存器，所述FPGA映射电路的两端分别连接组合逻辑电路和负载电路；所述多路选择器用于接收组合逻辑电路的输出信号和所述第一寄存器的输出信号；所述多路选择器在其控制信号为高电平时，在预设时钟周期内传送所述组合逻辑电路的输出信号至负载电路；所述多路选择器的控制信号为第一时钟信号。该方法包括：第一时钟信号为高电平时，所述多路选择器在预设时钟周期内输出所述组合逻辑电路的输出信号至负载电路。如此，将设计转换为同步设计，避免了毛刺，简化了静态时序分析且没有增加资源，并且完整保留了锁存器方案中抢一拍的功能。
- 一种基于忆阻器设计的通用型逻辑电路-202310456995.1
- 孙传洋;连晓娟;王磊;王子轩;蔡志匡 - 南京邮电大学
- 2023-04-25 - 2023-07-25 - H03K19/173
- 本发明公开一种基于忆阻器设计的通用型逻辑电路，属于涉及脉冲技术的基本电子电路技术领域。该通用性逻辑电路包括：第一忆阻器、第二忆阻器、第三忆阻器、第四忆阻器、第一电阻、第二电阻、第一NMOS管、第二NMOS管。在输入逻辑电平信号后，本发明的逻辑电路可以工作于四种多逻辑输出模式，每一种逻辑输出模式下都可以同时输出四种不同逻辑运算结果，在实现多输出逻辑计算的同时，减少了晶体管的数量，降低了功耗和延迟，提高了逻辑电路的集成度，为应用忆阻器在实现数字逻辑运算方面提供了一种新的思路。
- 对于多相cot架构配置相位数以及在相间分配pwm脉冲的电路-202310618790.9
- 余韬;方鹏程 - 武汉景捷半导体有限公司
- 2023-05-29 - 2023-07-25 - H03K19/173
- 本发明公开了对于多相cot架构配置相位数以及在相间分配pwm脉冲的电路，包括配置相位数电路和pwm脉冲分配电路，pwm脉冲分配电路包括非门INV1、非门INV2、非门INV3、芯片EDT1、芯片EDT2、芯片EDT3、芯片EDT4、芯片EDT5、芯片EDT6、与非门ND3、与非门ND4、芯片phasesel1、芯片phase sel2、芯片phase1ton、芯片phase2ton和芯片phase3ton；本发明设计了配置相位数的状态机电路和pwm脉冲分配电路，并详细叙述了对应的逻辑电路和相位设置关系，为cot架构应用于多相的大电流的控制提供了基础。
- 用于双模式操作的控制缓冲器电路和射频开关-201811241325.3
- 赵炳学;金正勳;河宗钰 - 三星电机株式会社
- 2018-10-24 - 2023-07-04 - H03K19/173
- 本公开提供一种用于双模式操作的控制缓冲器电路和射频开关，所述控制缓冲器电路包括：电压检测电路，被配置为检测接收到的电压是负电压还是地电压并且基于所述检测的结果提供电压检测信号；以及缓冲器电路，被配置为：基于所述电压检测信号提供开关信号，其中，所述开关信号包括作为导通电平电压的正电压并且包括作为截止电平电压的所述地电压和所述负电压中的一个或更多个。
- 一种可配置逻辑单元电路及FPGA电路-202310140251.9
- 刘纳源;何坤阳;何滇;宋子奇;田冀楠;臧光;吴勇;王东;张野;李晴;翟世奇 - 西安电子科技大学芜湖研究院
- 2023-02-13 - 2023-05-19 - H03K19/173
- 本发明公开了一种可配置逻辑单元电路及FPGA电路，其中的可配置逻辑单元电路包括：查找表模块、全加器模块和选择器模块；查找表模块包括四个4输入的查找表；全加器模块包括级联的第一全加器和第二全加器，第一全加器与第一查找表和第二查找表的输出端相连接，并接入低位进位；第二全加器与第三查找表和第四查找表的输出端相连接，并输入本位进位；选择器模块包括：第一选择器、第二选择器、第三选择器、第四选择器和第五选择器。本发明中的可配置逻辑单元电路，可实现全加算数模式、4位查找表模式、5位查找表模式以及6位查找表模式的灵活配置。
- 可编程逻辑器件的时钟配置方法、装置、设备及介质-202310095002.2
- 郭紫仕;张晋;包朝伟 - 深圳市紫光同创电子有限公司
- 2023-01-17 - 2023-04-25 - H03K19/173
- 本申请属于可编程逻辑器件技术领域，公开了一种可编程逻辑器件的时钟配置方法、装置、设备及介质。本申请提供的方法包括：配置可编程逻辑器件为将接收到的时钟输入信号转换为若干个不同相位的时钟输出信号；配置可编程逻辑器件的各功能模块分别接收时钟输出信号；功能模块的数量与时钟输出信号的数量相同；本申请将可编程逻辑器件接收到的时钟输入信号进行时钟调相，分出多个不同相位的时钟输出信号，让可编程逻辑器件原处于同一时钟域下的各个功能模块能在同一时钟频率下的不同相位运行，使可编程逻辑器件内部的逻辑单元和相关电路器件避开了同一个时刻翻转的场景，进而让时钟辐射明显降低，在不增加额外硬件成本的基础上就能改善电磁干扰。
- 多优先级控制电路-202110338010.6
- 徐波;邓强;王松明;许云龙;赵衡 - 西南电子技术研究所(中国电子科技集团公司第十研究所)
- 2021-03-30 - 2023-04-07 - H03K19/173
- 本发明一种涉及主要用于自动控制或自动检测系统中的多优先级控制电路，旨在提供一种简单、可靠的多优先级控制电路用于对端口的控制通断的控制电路，本发明通过下述技术方案予以实现：第一级控制电路和多级级联控制电路，其特征在于，每一级控制电路包含连接下一级控制电路的一个二输入与门和连接在所述与门两端的D触发器，D触发器与控制端的一个二选一数据选择器并联，第一级控制电路控制端的通断，多级级联控制电路控制前级控制电路通断，第n级控制电路控制第n‑1级控制电路的通断，实现优先级控制以及控制端的通断和屏蔽。本发明将多级控制电路结合，利用各级间的关联控制，能简单有效的实现多级优先级控制。
- 一种晶振检测电路及晶振检测方法-201710459201.1
- 蔡荣怀;曹进伟;何娟;乔世成;陈孟邦;黄国华 - 宗仁科技（平潭）有限公司
- 2017-06-16 - 2023-03-14 - H03K19/173
- 本发明属于半导体集成电路设计领域，提供了一种晶振检测电路及晶振检测方法。本发明提供的晶振检测电路，包括信号发生模块、复位驱动模块、复位模块以及判定模块，由信号发生模块接入被测晶振电路的晶振信号，通过判断复位模块的工作状态判断被测晶振电路是否产生振荡信号，从而及时判断被测晶振电路是否失效，提高了电路的可靠性，保证了电路后续定时功能的正常运行。
- 基于新颖仲裁器的超低功耗强物理不可克隆函数电路结构-202211361163.3
- 赵晓锦;林浩涛;李芝娟 - 深圳大学
- 2022-11-02 - 2023-01-24 - H03K19/173
- 本发明公开了一种基于新颖仲裁器的超低功耗强物理不可克隆函数电路结构，包括第一电平移位器、第二电平移位器及仲裁器及多个串联的反相器电路；反相器电路包括两个反相器阵列，相邻两级的反相器电路之间设置有多路复用器；反相器阵列均由多个扼流反相器并联组成；反相器电路中一个反相器阵列的多个扼流反相器的电压输出端均与多路复用器的第一输入端相连接、另一个反相器阵列的多个扼流反相器的电压输出端均与多路复用器的第二输入端相连接。上述电路结构由多级反相器电路串联组成，每一级反相器电路包括两个反相器阵列，多级反相器电路因扼流管的钳位作用，由物理特性误差引起的电信号变化将非线性地传输到下一级，提高了该电路的抗攻击性。
- 一种基于忆阻器的数据选择器电路及数据选择方法-202211213280.5
- 王兴晟;张晨宇;宋玉洁;缪向水 - 华中科技大学
- 2022-09-29 - 2023-01-03 - H03K19/173
- 本发明公开了一种基于忆阻器的数据选择器电路及数据选择方法，属于微电子器件技术领域；其中，基于忆阻器的2选1数据选择器用于基于逻辑值s从逻辑值a和逻辑值b中选出一个数据；该数据选择器电路包括三个忆阻器和一个电阻，结构简单，电路的复杂度低，电路面积小，可扩展性强；具体地，逻辑值s以电压的形式定义在忆阻器M
- 一种反熔丝FPGA开发者模式电路及用户编程方法-202211283130.1
- 吴方明;姚广亮;兰秋建;方鑫柯;杨晓;朱建英;魏夏伊;贺源洪 - 成都市硅海武林科技有限公司
- 2022-10-20 - 2022-12-20 - H03K19/173
- 本发明公开了一种反熔丝FPGA开发者模式电路及用户编程方法，所述开发者模式电路包括控制模块、编程选址模块、第二级反熔丝点、第三级反熔丝点、第一上拉模块、第一反相模块、第一逻辑或模块、第二上拉模块、第二反相模块、二输入与模块、第二逻辑或模块和VSV电平检测模块，以及增设VSV端口。通过设置第二级反熔丝点，第二级反熔丝点熔通后可关闭整个反熔丝FPGA的编程功能，保证反熔丝FPGA可检测的同时，防止了误编程操作；通过设置第三级反熔丝点，第三级反熔丝点熔通后，反熔丝FPGA编程和检测功能将彻底关闭，由此反熔丝FPGA的编程可靠性、可测性和安全性均得到了极大地提高。
- 带刹车功能的死区可配置互补输出电路-202211119660.2
- 张跃玲;万海军;束克留;韩兴成 - 苏州聚元微电子股份有限公司
- 2022-09-15 - 2022-12-09 - H03K19/173
- 本发明公开了一种带刹车功能的死区可配置互补输出电路，包括：前后死区分频计数器、前后死区计数器、前死区插入输出逻辑电路、前刹车状态信号产生逻辑电路、前刹车和前死区插入控制输出逻辑电路、后死区插入输出逻辑电路、后刹车状态信号产生逻辑电路以及后刹车和后死区插入控制输出逻辑电路。本发明的带刹车功能的死区可配置互补输出电路，通过可作为需要互补输出并且具有死区可编程、死区时间可配置、死区时钟可分频配置、前后死区都可编程配置的特性。
- 一种基于单片集成的三轴加速度计的数字化控制电路-202110133962.4
- 夏敦柱;王辛望 - 东南大学
- 2021-02-01 - 2022-11-25 - H03K19/173
- 本发明公开了一种基于单片集成的三轴加速度计的闭环数字化电路，包括五组检测电极、五组反馈电极、四个谐振器闭环控制电路、Z轴平板结构控制电路、可编程逻辑门阵列和多路测频控制电路，五组检测电极分别与三轴加速度计表头的四个谐振器和一个平板结构电连接，五组反馈电极的输入端分别与五组检测电极输出端电连接，输出端分别与四个谐振器闭环控制电路和Z轴平板结构控制电路的输入端电连接，四个谐振器闭环控制电路和Z轴平板结构控制电路的输出端与可编程逻辑门阵列和多路测频控制电路电连接。本发明可以准确读出X轴、Y轴、Z轴加速度的大小，该电路结构具有稳定性好、准确性高、精度高、体积小、易于集成等特点。
- 一种超小面积温度传感器-202110215718.2
- 殷允金;黄康琪;蔡志匡;王子轩;郭宇锋;刘璐 - 南京邮电大学
- 2021-02-26 - 2022-10-14 - H03K19/173
- 本发明公开了一种超小面积温度传感器，包括RC滤波器、二阶积分器、压控振荡器、相位产生器和计数器；其中，RC滤波器的V
- 一种PAM-4信号电平判决阈值的移位装置及电子设备-202110319817.5
- 郑旭强;丁浩;蔡晨;吴旦昱;栾舰;周磊;武锦;刘新宇 - 中国科学院微电子研究所
- 2021-03-25 - 2022-09-30 - H03K19/173
- 本发明提供了一种PAM‑4信号电平判决阈值的移位装置及电子设备，通过将PAM‑4信号移位后，PAM‑4信号的三个眼图的阈值均移位至0V，而均衡器的非线性对以0V为阈值的眼图影响较小，那么均衡器只需要满足一定的输出摆幅即可，进而降低了对线性度的要求，解决了输出摆幅与线性度相互制约的问题。
- 数据选择器-202211002592.1
- 李闻界;管逸 - 上海韬润半导体有限公司
- 2022-08-22 - 2022-09-20 - H03K19/173
- 本发明涉及一种数据选择器，其根据选择信号而选择输入数据选择器的第一信号和第二信号中的一个并输出所选择的信号。该数据选择器可以包括选择级和反相级。选择级可以包括设置在第一信号的输入线路上的第一传输门和设置在第二信号的输入线路上的第二传输门，每个传输门包括反相器和MOS管选择开关。MOS管选择开关根据选择信号而使第一传输门和第二传输门中的一个传输门的反相器处于导通状态而另一个传输门的反相器处于断开状态，其中，第一传输门的反相器的输出端和第二传输门的反相器的输出端相连并都连接到选择级的输出端。反相级可以用于对输入其中的信号进行反相。
- 输出入模块-202110490517.3
- 吴志宏;马瑜杰 - 智原科技股份有限公司
- 2021-05-06 - 2022-06-07 - H03K19/173
- 本发明是为一种电连接于控制电路与输出入引脚间的输出入模块。输出入模块包含前驱动器与后驱动器。前驱动器电连接于控制电路，后驱动器电连接于前驱动器与输出入引脚。前驱动器根据控制电路所输出的输入信号与致能信号而产生上拉选择信号与下拉选择信号。后驱动器根据上拉选择信号与下拉选择信号而设定输出入引脚的电平。当致能信号为第一逻辑电平时，输出入引脚为高阻抗状态。当致能信号为第二逻辑电平时，输出入引脚的电压随着输入信号的逻辑电平而改变。其中，第一逻辑电平与第二逻辑电平互为反向。
- 复用器-201710138320.7
- 达伦·沃克;扬·朱索·德迪克 - 株式会社索思未来
- 2017-03-09 - 2022-05-10 - H03K19/173
- 本发明涉及一种复用器。本发明公开了一种复用器电路。具体地，公开了一种用作复用器的锁存电路，该锁存电路用于将由各对输入信息信号携载的信息复用到输出信息信号上，每对输入信息信号包括第一输入信息信号和第二输入信息信号，并且每对输入信息信号基于那些输入信息信号的信号值并且与由其他的一对或多对输入信息信号携载的信息值交错地携载信息值。
- 具有多个堆叠裸片的集成电路器件-202080051053.X
- Q·林 - 赛灵思公司
- 2020-06-08 - 2022-03-01 - H03K19/173
- 描述了一种具有多个堆叠裸片的集成电路器件。集成电路器件包括所述多个堆叠裸片中的第一裸片，所述第一裸片具有输入/输出元件，被配置为接收输入信号，所述第一裸片包括信号驱动电路和芯片选择电路，所述信号驱动电路被配置为向所述多个堆叠裸片中的每个裸片提供输入信号，所述芯片选择电路用于为所述多个堆叠裸片产生多个芯片选择信号；所述多个堆叠裸片中的第二裸片被耦接到第一裸片，所述第二裸片具有功能块，所述功能块被配置为接收输入信号的功能块；其中，第二裸片接收所述输入信号，响应于多个芯片选择信号中对应于第二裸片的芯片选择信号来接收所述输入信号。本文还描述了一种实现具有多个堆叠裸片的集成电路器件的方法。
- 运算电路、芯片和板卡-202111063977.4
- 不公告发明人 - 中科寒武纪科技股份有限公司
- 2021-09-10 - 2021-12-03 - H03K19/173
- 本披露公开了一种运算电路、芯片和板卡。该运算电路可以实现为计算装置包括在组合处理装置中，该组合处理装置还可以包括接口装置和其他处理装置。该计算装置与其他处理装置进行交互，共同完成用户指定的计算操作。组合处理装置还可以包括存储装置，该存储装置分别与计算装置和其他处理装置连接，用于存储该计算装置和其他处理装置的数据。本披露的方案对运算电路进行优化，实现多种模式的乘加运算，增加了运算器件的灵活性。
- 具有完全扫描覆盖的基于三态和通过栅极的电路-202080026704.X
- 伊什瓦尔·拉古拉曼;萨蒂什·瑟拉曼;爱德华·布莱西 - 英特尔公司
- 2020-04-06 - 2021-11-19 - H03K19/173
- 描述了具有完全扫描覆盖能力的基于三态和通过栅极的复用器电路结构。所述电路在其输出端处提供确定性状态，从而避免硅的高阻抗(Z)逻辑状态。这是利用上拉晶体管、下拉晶体管或通过多级组合逻辑来实现的，该组合逻辑组合馈送至上拉或下拉晶体管的复用器选择信号/使能信号。
- 一种利用全光控忆阻器实现非易失性布尔逻辑的方法-202110430358.8
- 诸葛飞;杨静;胡令祥 - 中国科学院宁波材料技术与工程研究所
- 2021-04-21 - 2021-10-19 - H03K19/173
- 本发明公开一种利用全光控忆阻器实现非易失性布尔逻辑的方法，所述忆阻器包括两个电极端口：顶电极和底电极，以及位于两电极间的中间介质层，其特征在于，所述方法为通过所述底电极层或顶电极层输入光信号，其中包括增加所述忆阻器电导的光写入模式和降低所述忆阻器电导的光擦除模式；在所述光写入模式下，所述光信号为紫外光和可见光；在所述光擦除模式下，所述光信号为可见光和近红外光；所述逻辑的输入为忆阻器的初始电导态和光信号；所述逻辑的输出为忆阻器的最终电导态。本发明公开的方法利用的全光信号调控相比电信号调控，具有带宽高，功耗低，串扰小等优点，在实施光电逻辑运算方面具有很大优势。
- 低功率单边缘触发触发器、以及借时间内部拼接触发器-202011377271.0
- 史蒂文·许;埃米特·阿加瓦尔;西蒙·雷洛夫;萨蒂什·达马拉朱;拉姆·克里希纳穆尔蒂 - 英特尔公司
- 2020-11-30 - 2021-09-10 - H03K19/173
- 本公开涉及低功率单边缘触发触发器、以及借时间内部拼接触发器。一种共享时钟单边缘触发触发器的新家族，其将内部时钟器件的数目从8个减少到6个器件以降低时钟功率。静态通过门主从触发器与具有8个时钟器件的触发器相比没有性能惩罚，从而使能了显著的功率降低。触发器在主控级和从属级之间智能地维持相同极性，这使得能够共享主控三态和从属状态反馈时钟器件，而没有时钟和数据翻转的所有组合上的电荷共享的风险。因为这一点，触发器的状态保持不受干扰，并且对于电荷共享噪声是鲁棒的。也描述了一种多比特借时间内部拼接触发器，其使能了高性能借时间触发器中的扫描的内部拼接，而不会招致布局面积的增大。
- 一种司机控制器惰行指令安全输出逻辑电路-202120206839.6
- 谢佳佳 - 中车长春轨道客车股份有限公司
- 2021-01-26 - 2021-08-24 - H03K19/173
- 本实用新型提供一种司机控制器惰行指令安全输出逻辑电路，司机室控制器内牵引指令采用常开触点输出，高电平有效，制动指令采用第一常闭触点输出，低电平有效，牵引指令输出的常开触点配置一对同步的第二常闭触点，所述第一常闭触点和第二常闭触点串联,利用牵引指令和制动指令的反逻辑输出可以保证司控器输出的惰行指令准确有效，提升ATO牵引的可靠性和使用效率。
- 专利分类
