[发明专利]一种自适应的动态延时电路有效
| 申请号： | 202110116651.7 | 申请日： | 2021-01-28 |
| 公开（公告）号： | CN112953519B | 公开（公告）日： | 2022-05-17 |
| 发明（设计）人： | 周泽坤;艾雪;王祖傲;王卓;张波 | 申请（专利权）人： | 电子科技大学 |
| 主分类号： | H03L7/085 | 分类号： | H03L7/085 |
| 代理公司： | 成都点睛专利代理事务所(普通合伙) 51232 | 代理人： | 葛启函 |
| 地址： | 611731 四川省成*** | 国省代码： | 四川;51 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： |
一种自适应的动态延时电路，通过产生动态电流为电容充电，将电容电压和基准电压进行比较产生动态延时电路的输出；动态电流产生模块包括偏置单元、差分输入级、上下限设置单元和四个电流镜，偏置单元用于提供偏置；差分输入级两个输入端分别连接输入电压和上下限设置单元输出端，用于将输入电压转换为差分电流；上下限设置单元利用第三电阻、第四电阻和第二NPN型三极管设置电流上限，利用第三NPN型三极管设置电流下限；四个电流镜结合差分输入级、上下限设置单元的结构控制动态电流，实现在VIN≥VIN_LIMIT时动态电流为固定值，在 |
||
| 搜索关键词： | 一种 自适应 动态 延时 电路 | ||
【主权项】：
暂无信息
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于电子科技大学，未经电子科技大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/202110116651.7/，转载请声明来源钻瓜专利网。
- 上一篇：一种智慧零售用多层式商品陈列装置
- 下一篇：一种全钒液流电池管理方法及系统
- 同类专利
- 一种低电流高电压幅相控制系统-201911405599.6
- 李健康;童伟;何环环;徐波 - 中电国基南方集团有限公司
- 2019-12-31 - 2023-10-27 - H03L7/085
- 本发明公开一种低电流高电压幅相控制系统，包括数控幅相网络和电流复用放大网络，其中，数控幅相网络采用n个相串联的数控器件，n为大于等于1的整数，其中，数控器件为衰减器或移相器，包含n1个衰减器和n2个移相器，n1,n2≥0且n1+n2＝n；电流复用放大网络包括电流复用通路、滤波网络和2个放大器，2个放大器分别连接数控幅相网络的输入端和输出端；2个放大器由电流复用通路连接而组成电流复用方式，滤波网络连接于该两个放大器之间的电流复用通路上。此种系统可明显降低具有幅相控制功能的系统的工作电流，并提高工作电压，同时在低噪声的情况下有效地提升芯片的输入P‑1功率。
- 一种精密数字锁相环电路及基于精密数字锁相环电路的多功能原位计量校准装置-202222259930.1
- 任喜;才滢;赵质良;付永杰;栾静;左金龙 - 中国人民解放军92493部队计量测试研究所
- 2022-08-26 - 2023-10-24 - H03L7/085
- 本实用新型提供一种精密数字锁相环电路及基于精密数字锁相环电路的多功能原位计量校准装置。原位计量校准装置可以测量地面和舰载系统中的各类原子钟的时频参数，同时通过内部集成的GPS北斗时统作为参考标准源，测试时间频率时统中1PPS信号的同步进度和定时稳定度。通过本实用新型，可以快速简洁的测试地面和舰载系统中原子钟的长短期稳定度和漂移率，满足了各类舰载的测试任务需求，采用数字锁相环技术提高了测量精度和便携性，避免了模拟电路设计体积大便携性差的难题，对各种测试需求均可以快速准确的实现。
- 锁相环电路和图像传感器-202311167257.1
- 王运琦;李晓兴;侯金剑;邓志吉 - 思特威（上海）电子科技股份有限公司
- 2023-09-12 - 2023-10-20 - H03L7/085
- 本发明提出一种锁相环电路和图像传感器，其中，锁相环电路包括鉴频鉴相器、电荷泵电路、压控振荡器和自适应调节电路，自适应调节电路检测鉴频鉴相器输出的第一控制信号和第二控制信号的脉宽，当两控制信号的脉宽均达到预设脉宽时，即鉴频死区被消除时，自适应调节电路输出复位信号至鉴频鉴相器，并复位第一控制信号和第二控制信号，电荷泵电路输出的电压信号趋于稳定，从而使得锁相环电路的输出信号与参考信号的频率和相位相同，实现信号锁相。
- 锁相环电路、信号调制模块、雷达发射结构及雷达系统-202321086126.6
- 仇应华;赵衍 - 太景科技(南京)有限公司
- 2023-05-08 - 2023-10-17 - H03L7/085
- 本申请提供一种锁相环电路、信号调制模块、雷达发射结构及雷达系统，涉及传感技术领域，该锁相环包括相位锁定模块、频率锁定模块、压控振荡器和两路分频器；相位锁定模块的第一输入端和频率锁定模块的第一输入端用于连接信号源；相位锁定模块的输出端和频率锁定模块的输出端均连接压控振荡器的输入端，压控振荡器的输出端用于输出调制连续波信号；压控振荡器的输出端还连接两路分频器的输入端，两路分频器的两个输出端分别连接相位锁定模块的第二输入端和频率锁定模块的第二输入端。本申请提供的锁相环电路，频率锁定速度快且扫频误差小，克服了现有技术中的锁相环电路存在的问题。
- 一种压电实时时钟振荡器-202310991492.4
- 蔡钦洪;蔡荣洪 - 深圳扬兴科技有限公司
- 2023-08-08 - 2023-10-13 - H03L7/085
- 本发明提供了一种压电实时时钟振荡器，通过压电实时时钟振荡器相位控制电路包括相位检测器来检测输入信号的相位；常见的相位检测器是锁相环（PLL）或相位比较器；相位检测器的输出将作为反馈信号输入到锁相环中；锁相环有效产生调节的输出频率，压电实时时钟振荡器频率控制电路的输入信号源提供待调节的信号输入；相位锁定环是一种常见的频率控制电路，由相位比较器、电压控制振荡器（VCO）、分频器和滤波器组成；输入信号通过相位比较器和参考信号进行相位比较，产生控制信号，然后由VCO产生调节的输出频率；控制电路用于调节相位锁定环的控制信号，以对输出频率的控制。
- 一种鉴相器、鉴相单元及延迟锁相环电路-202310801748.0
- 刘京京;吴锐煌;詹文 - 中山大学
- 2023-06-30 - 2023-10-10 - H03L7/085
- 本发明公开了一种鉴相器、鉴相单元及延迟锁相环电路，包括电路结构相同的第一鉴相单元和第二鉴相单元；第一鉴相单元或第二鉴相单元由动态鉴相结构和下降沿延迟反相器组成。本发明采用下降沿延迟反相器对输入信号进行延迟，有效地延长了鉴相器输出脉冲的宽度，从而解决了鉴相死区的问题；同时本发明中鉴相器在参考信号以及反馈信号两个输入信号相位差较小时，输出的第一、第二脉冲在宽度以及高度上具有较大的差别，从而能够有效克服由于延迟锁相环电荷泵充放电电流不匹配导致的静态相位偏差问题；此外本发明鉴相器输出不会存在缓慢的脉冲，从而能够保证电荷泵开关被及时关闭，亦不会引入额外的泄露电流问题。本发明同时有效地解决了现有鉴相器存在鉴相死区以及静态相位偏差的问题，具有广阔的应用前景和市场需求。
- 具有用于相位检测和相位插值的加权输出段的动态加权异或门-201980019194.0
- 阿明·塔亚丽 - 康杜实验室公司
- 2019-01-25 - 2023-10-03 - H03L7/085
- 所描述的方法和系统：由包括多个逻辑分支的动态加权XOR门接收参考时钟信号以及本地振荡器信号相位；生成相位误差信号的多个加权段，该多个加权段包括正加权段和负加权段，所述相位误差信号的每一个加权段具有由所述多个逻辑分支当中的相应的逻辑分支所施加的相应的权重；通过将所述相位误差信号的各加权段加总来生成总控制信号；以及将所述总控制信号作为电流模式输出结果输出，以对生成所述本地振荡器信号的相位的本地振荡器进行控制，其中，所述本地振荡器用于响应于所述总控制信号在所述本地振荡器信号中引发相位偏移。
- 一种锁相环启动电路-201810541110.7
- 孙嘉斌;贾一平;刘雨婷;胡凯;张超;陈倩;孙晓哲 - 山东泉景胜跃信息技术有限公司
- 2018-05-30 - 2023-09-29 - H03L7/085
- 本发明提供一种锁相环启动电路，包括或非门、第一与非门、第二与非门、自加计数器、第一反相器、第二反相器、第三反相器、第四反相器、第五反相器、传输门、第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管、第七晶体管和第八晶体管。本发明能够使锁相环在可控的时间内，将内部重要节点快速预置为特定电平，缩短PLL启动和锁定时间，并且能够控制整个环路的开启次序，使其不会因受到工艺、电压、温度的影响而变化。
- 锁相环的性能指标-201710412739.7
- C·维克潘利克;T·布克尔;A·门克霍夫 - 苹果公司
- 2017-06-05 - 2023-09-29 - H03L7/085
- 提供了一种用于表征在用来生成相位调制RF信号的极性调制器或极性发射机的相位路径中的锁相环(PLL)的性能的性能指标电路。PLL包括振荡器、高通路径和低通路径。低通路径包括环路滤波器。性能指标电路包括第一输入电路和参数计算电路。第一输入电路被配置为输入来自环路滤波器的环路滤波信号。参数计算电路被配置为：基于环路滤波信号来计算性能指标的值，并基于该值来控制或表征PLL的操作的方面。
- 一种基于锁相环的信号调制电路及装置-202320817505.1
- 陈德亚 - 成都华之兴电子科技有限公司
- 2023-04-13 - 2023-09-26 - H03L7/085
- 本实用新型提出了一种基于锁相环的信号调制电路及装置，涉及射频信号调制技术领域。其包括单片机、晶振器、鉴相器、环路滤波器、加法器和压控振荡器，单片机的输入端连接信号源，单片机的输出端连接鉴相器的输入端，鉴相器的输出端连接环路滤波器的输入端，环路滤波器的输出端与调制信号分别连接加法器的两个输入端，加法器的输出端连接压控振荡器的输入端，压控振荡器的输出端输出已调信号，压控振荡器的输出端还连接到鉴相器形成锁相环路，晶振器用于为鉴相器提供参考时钟。其通过在环路滤波后增加加法器提升响应时间，使得压控振荡器接收调制信号的延时缩短，输出高线性的信号，同时提高了载波的纯度与稳定度。
- 高速时钟信号的相位检测电路、装置、方法和电子设备-202310745258.3
- 万上宏 - 牛芯半导体（深圳）有限公司
- 2023-06-21 - 2023-09-22 - H03L7/085
- 本申请提出一种高速时钟信号的相位检测电路、装置、方法和电子设备，属于电子电路技术领域。该相位检测电路包括相位插值模块、采样电路模块、同步电路模块和拼接处理模块。其中，相位插值模块与采样电路模块连接，采样电路模块与同步电路模块连接，同步电路模块与拼接处理模块连接。本申请通过相位检测电路，能够快速确定出两个高频时钟信号的相位关系，实时性强。
- 数据时钟追踪系统及相位误差产生改善方法-202210500652.6
- 谢柏宇;张家华 - 瑞鼎科技股份有限公司
- 2022-05-09 - 2023-09-22 - H03L7/085
- 本发明公开一种数据时钟追踪系统，包括线性相位侦测电路及二元式相位侦测电路。基于线性相位侦测电路为基底，通过特定边缘的分配侦测电路设计，在不同的数据边缘启动二元式相位侦测电路，以提供额外的回路增益。数据时钟追踪系统于多笔数据的多个数据边缘上适当地分配采用线性相位侦测电路及二元式相位侦测电路的数量。
- 数字时间转换器辅助的全数字锁相环电路-201780096907.4
- 杨腾智;陈雪松;于锐;刘苏鹏;袁超 - 华为国际有限公司
- 2017-12-19 - 2023-09-22 - H03L7/085
- 本发明公开了一种数字时间转换器(digital‑to‑time converter，DTC)辅助的全数字锁相环(all digital phase locked loop，ADPLL)电路(200)，包括：DTC误差补偿器(202)，用于接收相位偏移信号，所述相位偏移信号是对时间数字转换器(time‑to‑digital converter，TDC)电路(204)的输出进行处理之后得到的，所述相位偏移信号包括DTC误差，所述DTC误差对应于经过DTC电路(206)处理的参考时钟信号与取自所述ADPLL电路的输出信号的反馈时钟信号之间的相位差。所述补偿器用于处理所述相位偏移信号，以生成表示所述DTC误差的数字信号，所述数字信号作为输出信号。另外，将所述输出信号从所述相位偏移信号中减去，得到所述相位偏移信号的相位纠正信号。
- 一种小型化信号发生器-202321311105.X
- 卓普;王卫涛;赵婧 - 西安豹斐电子科技有限公司
- 2023-05-28 - 2023-09-22 - H03L7/085
- 本实用新型公开了一种小型化信号发生器，属于信号发生器电路设计技术领域，该信号发生器的参考锁相晶振电路产生主锁相环电路所需的参考频率信号，主锁相环电路基于参考频率信号向功率控制电路提供6GHz‑18GHz的工作信号；功率控制电路包括单片机、数模转换器和三级可变增益放大器，单片机控制数模转换器产生三级可变增益放大器所需的控制电压，三级可变增益放大器基于不同的控制电压产生相应的输出功率。与现有技术相比，该信号发生器采用宽带可变增益放大器的功率控制方案，通过调节可变增益放大器的控制电压即可同时实现“放大”和“衰减”功能，保证链路的增益控制动态，具有器件成本低、宽带平坦度好、控制方式简单等优点。
- 一种实现快速锁定的锁相环、收发机和通信设备-202310000705.2
- 周艳平;陈俊杰;胡思全 - 杭州地芯科技有限公司
- 2023-01-03 - 2023-09-19 - H03L7/085
- 本发明提供了一种实现快速锁定的锁相环、收发机和通信设备，该锁相环包括：鉴频鉴相器、电荷泵、环路滤波器、压控振荡器和分频器，还包括：快速锁定控制单元，其第一输入端接收参考时钟信号，第二输入端接收锁相使能信号，被配置为当接收到锁相使能信号时，响应于参考时钟信号的上升沿输出高电平复位信号；分频器，其连接至快速锁定控制单元的输出端，被配置响应于高电平复位信号，触发生成反馈信号；鉴频鉴相器，其连接至快速锁定控制单元的输出端，被配置为响被配置为响应于所述高电平复位信号，输出所述参考时钟信号和所述反馈信号的相位误差。利用上述方法，能够实现快速锁相。
- 锁相环、射频无线接收机、发射机及芯片-202310695803.2
- 朱雄辉;唐立田;李晔 - 泛升云微电子（北京）有限公司
- 2023-06-12 - 2023-09-12 - H03L7/085
- 本发明公开了一种锁相环、射频无线接收机、发射机及芯片，锁相环包括：依次相连的鉴频鉴相器、电荷泵、环路滤波器和压控振荡器，锁相环还包括：辅助锁相环、第一信号处理单元以及第二信号处理单元。本发明的锁相环、射频无线接收机、发射机及芯片，通过第一信号处理单元将产生的第二时钟信号与压控振荡器的输出信号进行混频而产生第三时钟信号；通过第二信号处理单元对第一时钟信号或压控振荡器的输出信号进行小数分频处理而产生第四时钟信号，通过改变第一信号处理单元的分频比，配置出一个远离0或者1的小数分频比，把发生在带内的小数杂散推到锁相环环路带宽以外，并且进一步经过锁相环环路的低通滤波，达到了消除带内小数杂散的目的。
- 一种锁相环电路及电子设备-202310869633.5
- 相俊辉 - 芯耀辉科技有限公司
- 2023-07-14 - 2023-09-12 - H03L7/085
- 本申请公开了一种锁相环电路及电子设备。锁相环电路包括：相位频率检测器PFD的输出端与电荷泵CP的输入端连接，电荷泵CP的输出端与第一电容C1的一端、第一晶体管Q1的第一极、第一电阻R1的一端连接，第一晶体管Q1的第二极与第二电阻R2的一端连接，第一晶体管Q1的第三极与振荡器的输入端连接，第一电阻R1的另一端分别与电压控制单元的输入端和第二电容C2的一端连接，电压控制单元的输出端与振荡器的输入端，振荡器的输出端与分频器的输入端连接，分频器的输出端与相位频率检测器PFD的输入端连接。采用本申请，实现在PVT下的PLL电路的带宽恒定，抑制振荡器的噪声。
- 一种应用于全数字锁相环的小数误差估计电路-202310566405.0
- 唐路;付建业;唐旭升;张有明 - 东南大学
- 2023-05-19 - 2023-09-05 - H03L7/085
- 本发明公开了一种应用于全数字锁相环的小数误差估计电路，包括时间数字转换器及编码电路、周期平均模块、周期归一化模块、第一乘法器和求补电路；其中，所述时间数字转换器及编码电路、所述周期平均模块、所述周期归一化模块、所述第一乘法器和所述求补电路依次相连。本发明通过时间数字转换器及编码电路、周期平均模块、周期归一化模块、第一乘法器和求补电路实现了对全数字锁相环中小数相位误差的计算。本发明的主要优点是电路结构简单，可移植性强，设计灵活，成本较低。
- 基于时钟加速的相位追踪环路和方法及电子设备-202211129145.2
- 刘览琦;把傲;柯毅;刘德珩 - 武汉市聚芯微电子有限责任公司
- 2022-09-16 - 2023-09-01 - H03L7/085
- 本发明涉及基于时钟加速的相位追踪环路和方法及电子设备。一种相位追踪环路可包括：分频器，用于对第一时钟信号进行分频处理以获得载波信号；鉴相器，用于比较所述载波信号和参考时钟信号的相位，以生成相位指示信号；相位调谐模块，用于基于所述相位指示信号来调整所述第一时钟信号的相位，以使得所述载波信号的相位更接近于所述参考时钟信号的相位；以及时钟调节模块，用于基于所述相位指示信号来调整所述相位调谐模块的运行时钟，以控制所述相位调谐模块的相位调整速度。
- 基于分频加速的相位追踪环路和方法及电子设备-202211129272.2
- 刘览琦;把傲;柯毅;刘德珩 - 武汉市聚芯微电子有限责任公司
- 2022-09-16 - 2023-09-01 - H03L7/085
- 本发明涉及基于分频加速的相位追踪环路和方法及电子设备。一种相位追踪环路可包括：分频器，用于对时钟信号进行分频处理以获得载波信号；鉴相器，用于比较所述载波信号和参考时钟信号的相位，以生成相位指示信号；分频比控制模块，用于基于所述相位指示信号来调整所述分频器的分频比；以及相位调谐模块，用于基于所述相位指示信号来调整所述时钟信号的相位。
- 一种低晃动同步扫描电路系统-201711064865.4
- 朱炳利;白永林;王博;缑永胜;刘百玉;赵卫 - 中国科学院西安光学精密机械研究所
- 2017-11-02 - 2023-09-01 - H03L7/085
- 本发明提供一种低晃动同步扫描电路系统，解决了模拟振荡电路噪声大、稳定性差的问题，同时极大提高了同步扫描电路系统与条纹变像管的耦合效率，进而提升同步扫描相机的时间分辨特性。该低晃动同步扫描电路系统的同步正弦信号产生模块中，参考电信号经过低通滤波后作为PLL单元的参考输入，利用PLL单元的频率跟踪及锁定功能实现同步扫描偏转信号与触发激光光源的相位同步，并通过设置VCO获得所需频带范围内的输出信号，再经过带通滤波完成同步正弦信号产生；采用射频移相器，对扫描电压相位进行控制，实现同步扫描相机触发同步控制；对经过相位控制的同步正弦信号进行功率放大；采用LC谐振电路升压的方式实现容性负载上的电压放大。
- 鉴相器、延迟锁相环电路及信号处理方法-202310587772.9
- 杨剑儒;任丛飞 - 北京奕斯伟计算技术股份有限公司
- 2023-05-23 - 2023-08-29 - H03L7/085
- 本申请实施例提供了一种鉴相器、延迟锁相环电路及信号处理方法，涉及集成电路技术领域。鉴相器包括：边沿检测电路和SR锁存器，其中，边沿检测电路，其用于在输入时钟信号的上升沿对反馈时钟信号进行采样，并将反馈时钟信号的采样结果输出至SR锁存器；SR锁存器，其用于根据采样结果和输入时钟信号，确定输出端Q的输出信号。本申请实施例中的鉴相器中设置了边沿检测电路和SR锁存器，因此，可以采用边沿采样方式检测两个输入信号的相位关系，使得相位关系的判断更加容易，且由于该鉴相器的输出信号不是周期性的脉冲信号，因此能够消除鉴相死区的影响。
- 基于分频和时钟加速的相位追踪环路和方法及电子设备-202211129085.4
- 刘览琦;把傲;柯毅;马可铮 - 武汉市聚芯微电子有限责任公司
- 2022-09-16 - 2023-08-29 - H03L7/085
- 本发明涉及基于分频和时钟加速的相位追踪环路和方法及电子设备。一种相位追踪环路可包括：分频器，用于对第一时钟信号进行分频处理以获得载波信号；鉴相器，用于比较所述载波信号和参考时钟信号的相位，以生成相位指示信号；相位调谐模块，用于基于所述相位指示信号来调整所述第一时钟信号的相位，以使得所述载波信号的相位更接近于所述参考时钟信号的相位；以及控制模块，用于基于所述相位指示信号来控制所述相位调谐模块的运行时钟和所述分频器的分频比。
- 时钟数据恢复电路、方法及装置-202011222770.2
- 陈新剑;梁远军 - 深圳市紫光同创电子有限公司
- 2020-11-05 - 2023-08-29 - H03L7/085
- 本发明公开了一种时钟数据恢复电路、方法及装置，该电路包括：用于接收模拟信号的接收模块；与接收模块连接的第一均衡模块，第一均衡模块包括第一加总器和第二加总器；与第一加总器输出端连接的第一采样模块，第一采样模块包括分别与第一加总器输出端连接的第一边沿采样器和第二边沿采样器；与第二加总器输出端连接的第二采样模块；与第一采样模块和第二采样模块均连接的数据处理模块；与数据处理模块连接的时钟恢复模块；以及与时钟恢复模块连接的输出模块。通过上述方式，本发明能够采用偏置电压对相位进行调整，从而准确恢复时钟信息。
- 一种动态逻辑结构的鉴频鉴相器-202011413383.7
- 程泽;张佃伟;文武;段冲;侯训平 - 北京时代民芯科技有限公司;北京微电子技术研究所
- 2020-12-04 - 2023-08-29 - H03L7/085
- 本发明涉及一种动态逻辑结构的鉴频鉴相器，属于无线通信领域；包括逻辑控制电路、鉴频鉴相电路、锁存电路和复位电路；逻辑控制电路包括第一非门、D触发器、第一与门、第二与门和第二非门；鉴频鉴相电路包括第一MOS管M1、第二MOS管M2、第三MOS管M3、第四MOS管M4、第五MOS管M5和第六MOS管M6；锁存电路包括第一反相器、第三非门、第四非门、第二反相器、第五非门和第六非门；复位电路包括第三与门和第七非门；本发明减小了关键路径延迟时间，减小电路晶体管使用数量，提高了噪声性能。
- 流水线电路结构的全数字锁相环及锁相控制方法-201811181639.9
- 单长虹;田帆;王丽君;赵宇红;邓贤君;杨檬玮 - 南华大学
- 2018-10-11 - 2023-08-29 - H03L7/085
- 流水线电路结构的全数字锁相环及锁相控制方法，所述的全数字锁相环包括数字鉴相器模块、流水线变模控制器模块、流水线数字滤波器模块、加扣脉冲控制电路模块和流水线分频器模块。利用电子设计自动化技术完成各个模块电路的设计。通过采用流水线技术对锁相环的电路结构进行优化，提高了锁相系统的运行速度，降低了系统功耗，通过动态调节系统参数实现对锁相环工作过程的动态控制，既能提高锁相速度，又可增强系统的稳定性。该流水线电路结构的全数字锁相环具有锁相速度快、功耗低、和系统稳定性高等优点，在系统芯片应用中可降低实际应用的成本，有巨大的市场潜力。
- 一种外部参考源信号识别同步设备-202310585517.0
- 陈再明;刘畅;何杨 - 成都威频科技有限公司
- 2023-05-23 - 2023-08-25 - H03L7/085
- 本发明公开了一种外部参考源信号识别同步设备，包括：电平驱动电路；检波电路；内参频率调节电路；用于产生第一晶振信号、实现第一晶振信号与电平驱动电路输出信号同步的第一锁相环电路；产生第二晶振信号、实现第一晶振信号与第二晶振信号同步的第二锁相环电路；内部参考信号输出电路；用于在检波电路检测到耦合器的输出信号功率大于一阈值时控制第一锁相环电路实现第一晶振信号与电平驱动电路输出信号的同步，在检波电路检测到耦合器的输出信号功率小于等于一阈值时控制内参频率调节电路实现对第一晶振信号频率的调节。其可以支持宽频率范围和宽功率范围的外部参考输入信号。
- 双路径数字时间转换器-201880062091.8
- A·R·西梅内斯;C·埃德曼;B·W·费布鲁根 - 赛灵思公司
- 2018-10-02 - 2023-08-25 - H03L7/085
- 一个示例数字时间转换器(DTC)(102)包括：延迟链电路(301)，具有顺序耦合的多个延迟单元(302)，延迟链电路包括用于接收第一时钟信号的第一输入(F
- 一种基于小容量CPLD/FPGA的自适应数字频率跟踪器-202320857617.X
- 史雄峰;霍银龙;岳峰;臧佳;陈从靖;黄家俊;卢家力 - 南京国电南自电网自动化有限公司
- 2023-04-18 - 2023-08-25 - H03L7/085
- 本实用新型公开了一种基于小容量CPLD/FPGA的自适应数字频率跟踪器，包括数字鉴相器模块：用于产生和输入频率和反馈频率的误差信号；数字环路滤波器模块：用于进行环路相位的矫正和信号噪声的滤除；数字振荡器模块：用于产生固定频率脉冲，实现频率跟踪；自适应数字分频模块：根据中心频率与系统时钟的关系确定分频系数，对数字振荡器输出信号进行分频。本实用新型通过可编程逻辑器件实现，增加了设计的灵活性，降低了研发周期及成本，尤其对资源要求极低，能适配小容量的CPLD/FPGA。
- 一种可调死区的亚采样锁相环结构-202310588391.2
- 刘伟峰;高少航;温裕雄 - 西安电子科技大学
- 2023-05-23 - 2023-08-22 - H03L7/085
- 本发明公开了一种可调死区的亚采样锁相环结构，包括：亚采样鉴相器SSPD、亚采样电荷泵SSCP、脉冲发生器Pulser、低通滤波器LPF、压控振荡器VCO、鉴频鉴相器PFD、电荷泵CP和分频器。本发明将传统死区发生器部分用压控延迟链代替，对参考时钟信号Fref与所述分频器输出的DIV信号的上升沿的相位差信号、输入信号参考时钟信号Fref和反馈信号分频器输出的DIV信号进行处理，输出一个能够调节死区的控制信号，最后根据输入参考信号与压控振荡器的输出信号选择合适的死区范围，就能够提高亚采样锁相环的锁定速度。
- 专利分类
