[发明专利]基于重用距离的高速缓存管理在审
申请号: | 202080071961.5 | 申请日: | 2020-08-14 |
公开(公告)号: | CN114600091A | 公开(公告)日: | 2022-06-07 |
发明(设计)人: | 尹杰明;苏哈什·塞图穆鲁甘;安古·埃克特 | 申请(专利权)人: | 超威半导体公司 |
主分类号: | G06F12/0855 | 分类号: | G06F12/0855;G06F12/0871;G06F12/0891;G06F12/0897;G06F12/126 |
代理公司: | 上海胜康律师事务所 31263 | 代理人: | 樊英如;张静 |
地址: | 美国加利*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 处理器[102]的高速缓存[110]包括高速缓存控制器[112]以实施用于高速缓存的高速缓存行的插入和替换的高速缓存管理策略。基于自上次访问高速缓存行以来对具有存储高速缓存行的路的高速缓存集[116]的访问的次数与为高速缓存的区域确定的重用距离的比较,该高速缓存管理策略将替换优先等级分配给高速缓存的区域中的高速缓存行的至少一个子集中的每个高速缓存行,其中该重用距离表示在对区域的给定高速缓存集的任何给定高速缓存行的访问之间对高速缓存集的访问的平均次数。 | ||
搜索关键词: | 基于 重用 距离 高速缓存 管理 | ||
【主权项】:
暂无信息
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于超威半导体公司,未经超威半导体公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/202080071961.5/,转载请声明来源钻瓜专利网。
- 同类专利
- 一种数据访问方法、装置、存储介质及电子设备-202310391404.7
- 请求不公布姓名 - 摩尔线程智能科技(北京)有限责任公司
- 2023-04-13 - 2023-07-25 - G06F12/0855
- 本公开提供了一种数据访问方法、装置、存储介质及电子设备。在本公开提供的数据访问方法中,接收并行访问所述缓存的多个访问请求,并确定各访问请求所访问的数据的存储地址;针对每个存储地址,确定用于访问该存储地址的访问请求,作为原始请求,对所述原始请求进行去重,将去重后剩余的原始请求作为目标请求;处理所述目标请求,以得到该存储地址中存储的数据,作为目标数据;根据所述目标数据,确定各原始请求所需的数据并返回。
- 基于重用距离的高速缓存管理-202080071961.5
- 尹杰明;苏哈什·塞图穆鲁甘;安古·埃克特 - 超威半导体公司
- 2020-08-14 - 2022-06-07 - G06F12/0855
- 处理器[102]的高速缓存[110]包括高速缓存控制器[112]以实施用于高速缓存的高速缓存行的插入和替换的高速缓存管理策略。基于自上次访问高速缓存行以来对具有存储高速缓存行的路的高速缓存集[116]的访问的次数与为高速缓存的区域确定的重用距离的比较,该高速缓存管理策略将替换优先等级分配给高速缓存的区域中的高速缓存行的至少一个子集中的每个高速缓存行,其中该重用距离表示在对区域的给定高速缓存集的任何给定高速缓存行的访问之间对高速缓存集的访问的平均次数。
- 用于内存访问的方法、装置、电子设备及存储介质-202111677509.6
- 张芬 - 北京紫光芯能科技有限公司
- 2021-12-31 - 2022-04-05 - G06F12/0855
- 本申请涉及存储器技术领域,公开一种用于内存访问的方法,包括:在命令管道缓存的若干内存访问请求中确定待执行内存访问请求;确定待执行内存访问请求中的目标内存地址指向的目标内存是否处于空闲状态;确定待执行内存访问指令中是否包括编程操作指令;在目标内存处于空闲状态,且待执行内存访问请求中包括编程操作指令的情况下,触发命令管道将编程操作指令发送到目标内存;确定预设存储空间内是否包括标志寄存器;在预设存储空间内包括标志寄存器的情况下,触发目标内存发送中断信号给待执行内存访问对应的CPU。这样能够在每下发一个内存访问请求的情况下就发送中断信号给对应的CPU。本申请还公开一种用于内存访问的装置、电子设备及存储介质。
- 用于高速缓冲存储标签压缩的方法及设备-201680026963.6
- 亨利·阿瑟·佩尔兰三世;托马斯·菲利普·施派尔;托马斯·安德鲁·萨托里乌斯;迈克尔·威廉·莫罗;詹姆斯·诺里斯·迪芬德尔费尔;肯尼思·艾伦·多克瑟尔;迈克尔·斯科特·麦克勒瓦伊内 - 高通股份有限公司
- 2016-04-08 - 2021-02-05 - G06F12/0855
- 一种存储器结构使用加索引标签压缩结构来压缩存储器标签的部分。所述存储器标签的高阶位集合可存储在所述加索引标签压缩结构中,其中所述高阶位集合是由索引值识别。标签阵列存储所述存储器标签的低阶位集合及识别所述标签压缩结构中存储所述存储器标签的所述高阶位集合的条目的所述索引值。所述存储器标签可包括存储在数据阵列中的数据元素的存储器地址的至少一部分。
- 具有包括动态可编程的功能单元的存储器控制器的处理器-201710873051.9
- G·葛兰·亨利;罗德尼·E·虎克;泰瑞·派克斯;道格拉斯·R·瑞德 - 上海兆芯集成电路有限公司
- 2017-09-25 - 2020-12-15 - G06F12/0855
- 一种具有包括动态可编程的功能单元的存储器控制器的处理器,该处理器包括存储器控制器,其中该存储器控制器用于使外部存储器和可编程功能单元即PFU接合。利用PFU程序来对PFU进行编程以修改存储器控制器的操作,其中该PFU包括可编程逻辑元件和可编程互连器。例如,利用PFU程序对PFU进行编程,以在处理器的操作期间添加功能或以其它方式修改存储器控制器的现有功能,从而增强该存储器控制器的功能。这样,一旦制造了处理器,存储器控制器的功能和/或操作不是固定的,而是作为代替,可以在制造之后修改存储器控制器,以诸如在执行相应进程时提高处理器的效率和/或增强处理器的性能。
- 一种FIFO数据缓存器的数据读写方法及数据缓存器-201610967187.1
- 郑磊;杨青;黄修珉 - 青岛海信电器股份有限公司
- 2016-10-28 - 2020-02-18 - G06F12/0855
- 本发明实施例提供了一种FIFO数据缓存器的数据读写方法及数据缓存器,涉及计算机领域,解决了现有FIFO数据缓存器不能实现M进N出的数据读取方式问题。该方案包括:当FIFO数据缓存器处于写状态时,获取数据位宽为M‑bit的第一待写入数据,将第一待写入数据缓存在FIFO数据缓存器的数据缓存区中后,将第一待写入数据拆分为M个1‑bit数据块,将M个1‑bit数据块依次存储至FIFO数据缓存器的前M个存储单元中。本发明应用于FIFO数据缓存器。
- 基于FPGA驱动线阵CCD的高速图像数据采集方法-201710261767.3
- 陈派宁;黄继业;陈德平;高明煜;何志伟;杨宇翔 - 杭州电子科技大学
- 2017-04-20 - 2019-11-05 - G06F12/0855
- 本发明公开了一种基于FPGA驱动线阵CCD的高速图像数据采集方法,采用FPGA驱动高速线阵CCD,通过使用全局周期计数器,分频计数器来产生CDD及AD的驱动时序。利用FIFO缓存图像数据并进行速度匹配,采用状态机模式对三路FIFO进行读写控制将三路FIFO缓存中的数据按顺序输出。通过设计高速通讯接口EMIF来与DSP交互数据。大大提高了工业机器视觉系统中前端图像数据采集速度。
- 一种应用于海洋物探的数据核心处理系统-201610896436.2
- 高菲;李遥;颜晗;华波;陈国才;韦佳利;宋明玉;陈曦;汪潇;张可立 - 中国船舶工业系统工程研究院;北京优科海青技术发展有限公司
- 2016-10-13 - 2019-10-22 - G06F12/0855
- 一种应用于海洋物探的数据核心处理系统,包括核心处理单元、数据地址缓冲单元、第一数据缓冲单元、高速缓存乒乓控制单元、第一高速缓存读写控制单元、第二高速缓存读写控制单元,第一高速缓存读写控制单元、第二高速缓存读写控制单元结构功能完全相同;核心处理单元对解析后数据进行校验并送至目的地址,数据地址缓冲单元存储待处理数据,第一数据缓冲单元转发解析后数据,高速缓存乒乓控制单元采用乒乓缓冲机制控制第一高速缓存读写控制单元、第二高速缓存读写控制单元进行数据读取,并解析待处理数据。
- 具有主高速缓存器和溢出FIFO高速缓存器的高速缓存器系统-201480067466.1
- 柯林·艾迪;罗德尼·E·虎克 - 上海兆芯集成电路有限公司
- 2014-12-12 - 2019-03-01 - G06F12/0855
- 高速缓冲存储器系统包括使用搜索地址共同进行搜索的主高速缓存器和溢出高速缓存器。溢出高速缓存器作为主高速缓存器所用的驱逐阵列进行工作。使用搜索地址的位来对主高速缓存器进行寻址,并且溢出高速缓存器被配置为FIFO缓冲器。高速缓冲存储器系统可用于实现微处理器所用的转译后备缓冲器。
- 防止参考数据填充缓冲器的高时间局部性的移位-201380006129.7
- 罗伯特·D·克兰西;托马斯·菲利普·施派尔;詹姆斯·诺里斯·迪芬德尔费尔 - 高通股份有限公司
- 2013-01-23 - 2017-10-31 - G06F12/0855
- 本发明涉及存取具有参考的高时间局部性的存储器内容。本发明的实施例将所述内容存储在数据缓冲器中,确定所述数据缓冲器的所述内容具有参考的高时间局部性,且针对以所述内容而非存储所述内容的高速缓冲存储器为目标的每一操作存取所述数据缓冲器。
- 专利分类