[发明专利]具有突触电子学和CMOS集成记忆电阻器的可扩展集成电路在审
| 申请号： | 202080041609.7 | 申请日： | 2020-06-16 |
| 公开（公告）号： | CN113994346A | 公开（公告）日： | 2022-01-28 |
| 发明（设计）人： | 乔斯·克鲁兹-阿尔布雷克特;蒂莫西·德罗西耶;纳拉扬·斯里尼瓦萨 | 申请（专利权）人： | HRL实验室有限责任公司 |
| 主分类号： | G06N3/04 | 分类号： | G06N3/04;G06N3/063;G06N3/08;G11C11/54;G11C11/56;G11C13/00 |
| 代理公司： | 北京银龙知识产权代理有限公司 11243 | 代理人： | 龚伟;李鹤松 |
| 地址： | 美国加利*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 可重构神经电路包括处理节点的阵列。每个处理节点包括：具有仅一个输入和输出的单个物理神经元电路；具有突触前输入的单个物理突触电路；以及耦接到所述神经元电路的输入的单个物理输出；权重存储器，用于存储N个突触电导值或具有耦接到所述单个物理突触电路的输出的权重；单个物理尖峰定时相关塑性(STDP)电路，其具有耦接到所述权重存储器的输出；耦接到所述神经元电路的输出的第一输入；以及耦接到所述突触前输入的第二输入；以及互连电路，其连接到所述突触前输入并连接到所述单个物理神经元电路的输出。突触电路和STDP电路都是时分复用电路。每个相应处理节点中的互连电路耦接到每个其他处理节点中的互连电路。 | ||
| 搜索关键词： | 具有 突触 电子学 cmos 集成 记忆 电阻器 扩展 集成电路 | ||
【主权项】：
暂无信息
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于HRL实验室有限责任公司，未经HRL实验室有限责任公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/202080041609.7/，转载请声明来源钻瓜专利网。
- 上一篇：改装的远程控制装置的基座
- 下一篇：带有自调整机构的气动离合器致动器
