[发明专利]一种6T SRAM存算装置、存算系统及存算方法有效
| 申请号： | 202011461392.3 | 申请日： | 2020-12-14 |
| 公开（公告）号： | CN112233712B | 公开（公告）日： | 2021-03-05 |
| 发明（设计）人： | 乔树山;陶皓;尚德龙;周玉梅 | 申请（专利权）人： | 中科院微电子研究所南京智能技术研究院 |
| 主分类号： | G11C11/412 | 分类号： | G11C11/412;G11C11/417;G06F7/544 |
| 代理公司： | 北京高沃律师事务所 11569 | 代理人： | 王爱涛 |
| 地址： | 211100 江苏省南京市江宁*** | 国省代码： | 江苏;32 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明涉及一种6T SRAM存算装置、存算系统及存算方法。存算装置包括存储部分和计算部分，其中的存储部分包括4个晶体管，控制数据和权重向存储部分的写入；计算部分包括2个晶体管，利用2比特输入的计算模式对存储部分的数据和权重做加权计算。存算系统以存算装置为核心，利用输入驱动器输入数据并存储，利用行解码器输入权重并存储，利用列译码和位线驱动模块实现权重由存储部分到计算部分的传递，利用加权按位乘累加输出模块对计算部分的输出结果做乘累加计算。本发明的存算装置和存算系统相比现有技术能够简化计算机的存算结构，减小占用面积；存算方法相比现有1比特输入的计算方法具有更高的计算精度和计算效率。 | ||
| 搜索关键词： | 一种 sram 装置 系统 方法 | ||
【主权项】：
暂无信息
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中科院微电子研究所南京智能技术研究院，未经中科院微电子研究所南京智能技术研究院许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/202011461392.3/，转载请声明来源钻瓜专利网。
- 同类专利
- 具有存内布尔逻辑运算功能的存储电路及其模块、芯片-202311176711.X
- 强斌;董琛;高梦雅;彭春雨;卢文娟;赵强;蔺智挺;吴秀龙 - 安徽大学
- 2023-09-13 - 2023-10-20 - G11C11/412
- 本发明涉及具有存内布尔逻辑运算功能的存储电路及其模块、芯片。存储电路包括两个存储单元、运算电路。运算电路包括NMOS晶体管N5、N6、N11、N12。N5的栅极电连第一存储单元的一个存储节点，而源极电连N11的源极、漏极电连N6的漏极并形成运算输出节点。N6的栅极电连第一存储单元的另一个存储节点，而源极电连N12的源极。N11的漏极、N12的漏极分别电连第二存储单元的两个存储节点，N11、N12的栅极分别受控于使能信号。本发明通过利用原有的两个存储单元设计分离控制的一组信号接口，做到同一个电路结构可以输出两种不同的逻辑信号，因而能耗低、运算灵活。
- 与SRAM存储平面和非易失性存储平面相关联的、针对意外翻转而硬化的存储器装置-201811487628.3
- F·塔耶特;M·巴蒂斯塔 - 意法半导体(鲁塞)公司
- 2015-03-20 - 2023-09-22 - G11C11/412
- 本发明涉及与SRAM存储平面和非易失性存储平面相关联的、针对意外翻转而硬化的存储器装置。SRAM基本存储器单元(CELSR)的pMOS晶体管(P1、P2)具有电容器(C1、C2)，其第一电极(ELC1)由对应晶体管的栅极形成，其第二电极(ELC2)例如连接至对应反相器的输出端。
- 用于存储单元供应电压的依于行的正电压升压-201910609587.9
- 凡卡崔汉文·宾维杰亚拉梵;E·波特拉德胡尔特希;G·M·布拉塞拉斯 - 格芯(美国)集成电路科技有限公司
- 2019-07-08 - 2023-08-22 - G11C11/412
- 本发明涉及用于存储单元供应电压的依于行的正电压升压，揭示一种具有存储器阵列和至少一个正电压升压电路的芯片，其在写入运作期间提供正电压升压脉冲至该数组的该存储单元的上拉晶体管的源极，以将资料数值储存至那些存储单元中，并且，更特定言之，在该写入运作期间与字元线去致动实质同时提供正电压升压脉冲，以确保储存该资料。可使用不同的正电压升压电路将这种脉冲施加至不同的数行，以最小化电能消耗。也揭示一种采用正电压升压电路的存储器阵列运作方法和芯片制造方法，其中，实施后制造测试以识别具有受益于正电压升压脉冲的存储器阵列的芯片，以及正电压升压电路是附接至那些识别的芯片并且运作地连接至该存储器阵列。
- 一种存储器及存储设备-202080107639.3
- 景蔚亮;王正波;崔靖杰 - 华为技术有限公司
- 2020-12-03 - 2023-08-08 - G11C11/412
- 一种存储器及存储设备，涉及数据存储技术领域，用于提高向量间逻辑运算的效率、同时降低功耗。所述存储器包括：第一选择线(ML1)、以及与所述第一选择线(ML1)耦合的第一存储计算单元(1)；所述第一存储计算单元(1)包括第一接口(11)、第一存储单元(12)和第一逻辑单元(13)；所述第一存储单元(12)用于存储一个比特位；所述第一逻辑单元(13)用于从所述第一存储单元(12)中提取所述比特位、以及通过所述第一接口(11)获取一个比特位，并将两个所述比特位做逻辑运算，以输出一个第一比特位；所述第一选择线(ML1)用于根据所述第一比特位输出第一指示信号。
- 包括耦合到静态随机存取存储器（SRAM）位单元电路和非易失性存储器（NVM）位单元电路的位线的存储器位单元电路以及存储器位单元阵列电路-202180079615.6
- K·A·谢克;B·查瓦 - 高通股份有限公司
- 2021-09-30 - 2023-08-04 - G11C11/412
- 公开了一种被包括在存储器位单元阵列电路中的示例性存储器位单元电路，该存储器位单元电路包括耦合到SRAM位单元电路和NVM位单元电路的位线，SRAM位单元电路和NVM位单元电路具有减小的面积和减小的功耗。SRAM位单元电路包括交叉耦合的真反相器和互补反相器以及耦合到位线的第一存取电路。NVM位单元电路包括通过第二存取电路耦合到位线的NVM器件，并且耦合到SRAM位单元电路。存储在SRAM位单元电路和NVM位单元电路中的数据基于位线上的电压而被访问。真SRAM数据根据位线上的SRAM读取电压来确定，并且NVM位单元电路中的NVM数据根据位线上的第一NVM读取电压来确定。
- 基于极性加固的14T抗辐照SRAM单元、电路结构、芯片和模块-202310411108.9
- 郝礼才;孙铎文;赵强;李鹏飞;王浩宇;卢健杰;戴成虎;吴秀龙;彭春雨;蔺智挺;卢文娟 - 安徽大学
- 2023-04-12 - 2023-07-11 - G11C11/412
- 本发明涉及一种基于极性加固的14T抗辐照SRAM单元、电路结构、芯片和模块。SRAM单元包括六个NMOS晶体管N1～N6和八个PMOS晶体管P1～P8。P1、P2、P3与P4作为上拉管，P5和P6作为下拉管，P5和P6的状态分别由存储节点Q和QN控制。P2和N2，P3和N3分别构成反相器，N1和N4分别下拉两个反相器并且交叉耦合。两个主存储节点Q与QN通过N5、N6分别与位线BL和BLB电连接。两个冗余存储节点S0与S1通过P7、P8分别与位线BL和BLB电连接。其中，N5、N6由字线WL控制，P7、P8由字线WLB控制。本发明的SRAM单元在写入的过程中，通过N5、P7和N6、P8同时向存储节点Q\S0与QN\S1写入数据，提高了写入的速度，降低了电路的功耗，同时采用极性加固技术，提高了SRAM单元的抗SEU能力。
- 基于极性加固的抗辐照锁存器的电路结构、芯片和模块-202310386475.8
- 赵强;孙铎文;许鑫;林涵宇;张亚楠;郝礼才;戴成虎;彭春雨;吴秀龙;蔺智挺 - 安徽大学
- 2023-04-12 - 2023-07-04 - G11C11/412
- 本发明涉及一种基于极性加固的抗辐照锁存器的电路结构、芯片和模块。该电路结构包括。多输入C单元、传输门、两个SRAM单元和两个传输单元。第二SRAM单元与第一SRAM单元结构对称并交叉耦合，形成存储节点S0～S7。当WL为低电平时，内部数据通过多输入C单元连接到输出端口Q。当WL为高电平时，通过传输门的直接传输路径传输数据。存储节点S0、S3、S4、S7由D输入信号通过第一传输单元输入，存储节点S1、S2、S5、S6由DN输入信号通过第二传输三元输入。本发明采用传输门快速输入，降低了锁存器的传输延时与功耗，通过多输入C单元地将内部节点产生的电压波动屏蔽，不会造成Q信号的翻转，具有较高的抗SEU、DNU、TNU的能力。
- 一种适用于存算一体的SRAM存储单元-202310060635.X
- 朱家国 - 苏州宽温电子科技有限公司
- 2023-01-17 - 2023-06-23 - G11C11/412
- 本发明涉及一种适用于存算一体的SRAM存储单元，本发明适用于存算一体的SRAM存储单元包括PMOS管M1、PMOS管M2、PMOS管M5、PMOS管M8、PMOS管M9、PMOS管M10、PMOS管M13、NMOS管M3、NMOS管M4、NMOS管M6、NMOS管M7、NMOS管M11、NMOS管M12；NMOS管M7和PMOS管M8为控制管；PMOS管M13的控制端连接字线反向信号WWLC，源端连接电源VDD，PMOS管M1和PMOS管M9的源端连接PMOS管M13的漏端。本发明适用于存算一体的SRAM存储单元通过设计PMOS管M13，PMOS管M13的控制端连接字线反向信号WWLC，PMOS管M13在没有写操作时关断，由于存算一体写操作极少而读操作频繁，因此，可以大量减少漏电流，有效降低功耗。
- 一种8T-SRAM单元及基于该种8T-SRAM单元的运算电路、芯片-202310091912.3
- 彭春雨;闫声远;卢文娟;周永亮;戴成虎;黎轩;高珊;吴秀龙;蔺智挺 - 安徽大学
- 2023-01-17 - 2023-06-02 - G11C11/412
- 本发明涉及存内计算技术领域，更具体的，涉及一种8T‑SRAM单元，基于该种8T‑SRAM单元的运算电路，以及基于该种运算电路构建的运算芯片。本发明提供的8T‑SRAM单元用于构建进行同或累加运算的电路，相较于现有的8T1C节省了电容，相较于现有的10T、12T节省了若干晶体管，可实现节省面积，提高能效的效果。本发明提供的8T‑SRAM单元相较于传统6T‑SRAM单元，增加了N5、N6的栅极分别连接出存储节点Q、QB，在读操作、计算操作中关闭字线WL，利用位线RBL、RBLB及字线IN、INB进行读取和计算，不再用写入数据的N3、N4进行数据读取，具有读写分离的特性，避免了传统6T‑SRAM读干扰，提高了单元的稳定性，也能保证单元的精确度。
- 极化栅极堆叠SRAM-201680083053.1
- D.H.莫里斯;U.E.阿夫齐;I.A.扬 - 太浩研究有限公司
- 2016-04-01 - 2023-05-30 - G11C11/412
- 一个实施例提供了一种设备。所述设备包含：包括第一上拉晶体管和第一下拉晶体管的第一反相器；被交叉耦合到所述第一反相器的第二反相器，所述第二反相器包括第二上拉晶体管和第二下拉晶体管；被耦合到所述第一反相器的第一访问晶体管；以及耦合到所述第二反相器的第二访问晶体管。每个反相器的一个晶体管的栅电极包括极化层。
- 存储单元及存储器-202310128239.6
- 朱家国;周戬 - 苏州宽温电子科技有限公司
- 2023-02-17 - 2023-05-09 - G11C11/412
- 本公开是关于一种存储单元及存储器，涉及集成电路技术领域。该存储单元包括：第一上拉晶体管连接存储节点和电源电压；第二上拉晶体管连接反相存储节点和电源电压；第一端口模块包括第一传输晶体管、第二传输晶体管、第一字线、第一位线和第一反相位线，第一传输晶体管连接存储节点、第一位线和第一字线，第二传输晶体管连接反相存储节点、第一反相位线和第一字线；第二端口模块包括第三传输晶体管、第四传输晶体管、第二字线、第二位线和第二反相位线，第三传输晶体管连接存储节点、第二位线和第二字线，第四传输晶体管连接反相存储节点、第二反相位线和第二字线。本公开可以提高存储单元的集成度。
- 一种具有高稳定性的MOSFET-TFET混合型14T-SRAM单元电路、模块-202310038973.3
- 吴秀龙;杜晨鸿;强斌;刘立;卢文娟;彭春雨;蔺智挺 - 安徽大学
- 2023-01-12 - 2023-04-28 - G11C11/412
- 本发明涉及集成电路设计技术领域，更具体的，涉及一种具有高稳定性的MOSFET‑TFET混合型14T‑SRAM单元电路，和使用了该种14T‑SRAM单元电路封装而成的模块。本发明采用MOSFET晶体管作为SRAM的传输管，消除了当TFET晶体管用作SRAM单元的传输晶体管时出现正偏p‑i‑n电流的问题；采用两个施密特型反相器构成锁存结构，利用MOSFET晶体管N9、N10对每个反相器的反馈作用，可改善TFET器件的延迟输出饱和特性，提高SRAM单元的稳定性；采用PTFET晶体管P1、P2作为写操作时的上拉电路结构，可降低SRAM单元的写功耗；采用NTFET晶体管N5、N6构成读电路部分，可提高SRAM单元的读能力和读速度。
- 一种低功耗数据休眠可恢复的11T-SRAM单元电路、模块-202211658343.8
- 蔺智挺;张秋明;柳云龙;吴秀龙;彭春雨;赵强;代月花;卢文娟;周永亮;戴成虎;郝礼才 - 安徽大学
- 2022-12-22 - 2023-04-21 - G11C11/412
- 本发明涉及静态随机存储器技术领域，更具体的，涉及一种低功耗数据休眠可恢复的11T‑SRAM单元电路，以及采用该种电路布局的模块。本发明的11T‑SRAM单元电路中N1、N2、P4、P5构成反馈支路，利用存储节点QB点的存储数据，通过N2或P4，使N1或P5关闭，使本单元电路进入休眠状态。本发明利用电路本身的存储数据“0”或“1”，通过反馈支路使N1或者P5处于关闭状态，从而切断单元电路和VDD或GND之间的连接，使电路进入休眠状态，降低了存储单元的静态功耗；并且休眠后的数据可通过信号的调整，使存储节点Q、QB的电平恢复到原来状态，不会造成功能性错误。
- 低泄漏行解码器以及包含该低泄漏行解码器的存储器结构-202211103456.1
- 维韦克·拉吉;维纳亚克·R·甘吉;希夫拉吉·G·达内 - 格芯（美国）集成电路科技有限公司
- 2022-09-09 - 2023-04-14 - G11C11/412
- 本发明涉及低泄漏行解码器以及包含该低泄漏行解码器的存储器结构，揭示低泄漏行解码器以及包含该行解码器的存储器电路的实施例。该行解码器包括字线驱动器电路，包括第一装置(预驱动器)以及第二装置(字线驱动器)。各第二装置串联连接于第一装置与存储器阵列中的一行的字线间。该第一装置可与正供应电压轨直接连接，并通过页脚与接地轨连接。该第二装置可通过页眉与该正供应电压轨连接，并与该接地轨直接连接。该页眉及页脚的开/关状态由时钟信号依赖型控制信号控制，以使它们同时开启或关闭。通过此配置，当该存储器结构空闲时以及当它操作于正常活跃模式时，最大限度地降低该字线驱动器电路的泄漏功耗。
- 一种存内计算读出电路-202211741473.8
- 周玉梅;李晓峰;乔树山;尚德龙 - 中科南京智能技术研究院
- 2022-12-31 - 2023-03-31 - G11C11/412
- 本发明提供了一种存内计算读出电路，包括：控制电路，用于在模拟电压量输入至全局位线的情况下，对位线电压进行上拉，并在上拉开始时发出计数使能信号，在结束上拉时发出计数结束信号；比较器，用于在所述位线电压达到所述参考电压的情况下翻转，其中，所述参考电压为所述全局位线的预存电压，以使所述控制电路根据所述比较器的翻转情况确定上拉过程是否结束；计数器，用于根据所述控制电路输出的计数使能信号和所述计数结束信号进行计数，并在计数结束后输出计数结果。通过控制电路根据电压上拉状态控制计数器的计数状态，以全局位线预存的电压作为参考电压，可以缩小存内计算读出电路的面积，可以降低存内计算读出电路的制造成本和使用成本。
- 电子设备、非易失存储器、存储单元及控制方法-202211430293.8
- 窦春萌;高行行;王琳方;叶望;安俊杰;李泠;刘明 - 中国科学院微电子研究所
- 2022-11-15 - 2023-03-28 - G11C11/412
- 本发明公开了一种电子设备、非易失存储器、存储单元及控制方法，其中的存储单元包括非易失性存储器、第一反相器、第二反相器、第一开关元件和第二开关元件；第一反相器包括第一存储节点，第二反相器包括第二存储节点；第一开关元件连接在第一存储节点和位线之间，控制端连接第一字线；第二开关元件连接在非易失性存储器的第一电极与反位线之间，控制端连接第二字线；第一反相器的输入端连接非易失性存储器的第一电极，第一反相器的电源端连接第一电源；第二反相器的输入端连接第一存储节点，第二存储节点连接非易失性存储器的第二电极，第二反相器的电源端连接第二电源；该存储单元能够减小存储器尺寸，提高存储密度。
- 一种基于背栅结构的SRAM存储单元、SRAM存储器以及上电方法-202110213230.6
- 李博;苏泽鑫;宿晓慧;刘凡宇;杨灿;罗家俊;韩郑生 - 中国科学院微电子研究所
- 2021-02-24 - 2023-03-24 - G11C11/412
- 本发明公开一种基于背栅结构的SRAM存储单元、SRAM存储器以及上电方法，属于半导体领域。以解决当某一存储单元长期存储固定数据时，对称的两个晶体管将发生不同程度的BT I老化效应，产生永久性阈值电压失配的技术问题，导致SRAM存储单元上电后有一定概率读出与原存储数值相反的上电初值的技术问题。基于背栅结构的SRAM存储单元包括第一反相器以及第二反相器；所述第一反相器和所述第二反相器中的晶体管均为背栅晶体管；所述第一反相器中的晶体管的背栅具有第一连接方式，所述第二反相器中的晶体管的背栅具有第二连接方式，在所述基于背栅结构的SRAM存储单元上电时，所述第一反相器中的晶体管的阈值电压与所述第二反相器中的晶体管的阈值电压不同。
- 存算一体化单元-202211207319.2
- 陈静;刘玉兰;胡一波;任志鹏;尹伊哲 - 中国科学院上海微系统与信息技术研究所
- 2022-09-30 - 2023-03-21 - G11C11/412
- 本发明提供了一种存算一体化单元，包括6T的SRAM存储单元以及4T的运算结构，所述运算结构在位线正向信号侧包括串接的正向数据传输晶体管和正向逻辑运算晶体管，正向数据传输晶体管的源/漏连接位线正向信号，栅极连接运算使能信号，正向逻辑运算晶体管的漏/源级连接正向输入信号，栅极连接SRAM存储单元的正向比特数据存储点；所述运算结构在位线反向信号侧包括串接的反向数据传输晶体管和反向逻辑运算晶体管，反向数据传输晶体管的源/漏连接位线反向信号，栅极连接运算使能信号，反向逻辑运算晶体管的漏/源级连接反向输入信号，栅极连接SRAM存储单元的反向比特数据存储点。本发明能够大大改善多行单比特乘法运算结果累加的非线性现象。
- 一种静态随机存取存储器及其存储单元-202211537611.0
- 郭金才;李建忠;赵星;李彬鸿;王云;薛静;叶甜春 - 广东省大湾区集成电路与系统应用研究院
- 2022-12-02 - 2023-03-14 - G11C11/412
- 本申请公开了一种静态随机存取存储器及其存储单元，该存储单元包括：第一开关管、第二开关管、第三开关管、第四开关管、第五开关管、第六开关管、第七开关管和第八开关管；第七开关管的第一端为第一信号输入端；第七开关管的第二端连接第三开关管的第二端；第八开关管的第一端为第二信号输入端；第八开关管的第二端连接第四开关的第二端；若存储单元处于读写状态，第三开关管、第四开关管、第七开关管和第八开关管处于打开状态；若存储单元处于保持状态，第三开关管、第四开关管、第七开关管和第八开关管处于关断状态。实现了输入数据的多点存储，在一定程度上防止存储单元受到粒子轰击或者外界影响时丢失数据，提高存储单元存储数据的正确性。
- 一种新型静态存储单元-202010324686.5
- 陈静;吕迎欢;王硕;葛浩;谢甜甜 - 中国科学院上海微系统与信息技术研究所;上海华力微电子有限公司
- 2020-04-22 - 2023-03-14 - G11C11/412
- 本申请实施例提供了一种新型静态存储单元，该新型静态存储单元是通过第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管，第七晶体管和第八晶体管，这八个晶体管的电性连接得到的具有特定功能的新型静态存储单元。相较于原有的存储单元，通过增加的第一晶体管、第二晶体管和其他6个晶体管的结合得到的新型静态存储单元采用FDSOI工艺，在不增加面积的情况下可以抑制附体效应，而且具有低功耗和高性能的优势；此外，该新型静态存储单元不仅可以在抗单粒子效应能力上得到提高，还可以在存储数据的稳定性上得到增加。
- 一种静态随机存取存储器-201911170922.6
- 姚岩;孙亚宾;李小进;石艳玲;王昌锋;廖端泉;田明;曹永峰 - 华东师范大学;上海华力微电子有限公司
- 2019-11-26 - 2023-03-14 - G11C11/412
- 本发明公开了一种静态随机存取存储器，该存储器包括上拉晶体管、传输晶体管及下拉晶体管。其中上拉晶体管和传输晶体管包括沟道、设置在沟道两侧的源端和漏端、设置在栅极氧化物外侧的控制栅极和极性栅极，设置在控制栅极与源端之间的电学隔离的边墙；下拉晶体管包括沟道、设置在沟道两侧的源端和漏端、设置在栅极氧化物外侧的控制栅极和极性栅极，设置在控制栅极与漏端之间的电学隔离的边墙。本发明利用非对称型可重构场效应晶体管结构上的差异，来达到导通电流的不一致，实现了静态随机存储单元所需的较高读取静态噪声容限和写入能力，有效的提高了静态随机存储单元的读写稳定性，同时进一步提高了静态存储电路的性能。
- 一种应用于存算一体芯片的低功耗低泄漏SRAM-201911197454.1
- 陈霏;郭春成 - 天津大学
- 2019-11-29 - 2023-03-14 - G11C11/412
- 本发明公开一种应用于存算一体芯片的低功耗低泄漏SRAM，包括：SRAM存储运算单元阵列，包括N行M列存储运算单元，每个存储运算单元包括存储模块和运算模块，用于实现电压信号输入，将输入数据存储在存储模块以及由算术模块对数据进行计算并输出；地线电压抬升模块，用于实现将SRAM存储运算单元阵列中被选中的一列的电源地线电压抬升，以提高SRAM写入数据时全选单元的写阈值；位线电荷回收模块，用于将SRAM写数据时半选单元位线的泄漏电荷回收以驱动地线电压抬升模块，同时使半选单元位线电压降低，提高半选单元的静态噪声容限。本发明将算术逻辑单元集成到SRAM中，实现存算一体芯片设计。
- 一种读写分离的14T抗辐照SRAM存储单元电路结构-202011200576.4
- 彭春雨;朱亚男;卢文娟;赵强;吴秀龙;蔺智挺;陈军宁 - 安徽大学
- 2020-10-30 - 2023-02-03 - G11C11/412
- 本发明公开了一种读写分离的14T抗辐照SRAM存储单元电路结构，包括十个NMOS晶体管和四个PMOS晶体管，依次记为N1～N10，和P1～P4，PMOS晶体管P1和P2作为上拉管，外围存储节点由S1和S0控制，PMOS晶体管P3和P4交叉耦合；NMOS晶体管N3与N4作为下拉管，外围节点由NMOS晶体管N5和N6交叉耦合；NMOS晶体管N1与N2作为上拉管，外围存储节点S0和S1通过控制NMOS晶体管N3与N4对内部节点Q与QB进行加固，外围节点全部由NMOS晶体管包围，这种结构称为极性加固结构。该电路结构能有效优化单元稳定性，改善单元的读写能力，并提高存储单元的抗单粒子和多粒子翻转的能力。
- 一种FPGA中SRAM存储单元的数据读取方法-202211300917.4
- 徐玉婷;何小飞;张艳飞 - 无锡中微亿芯有限公司
- 2022-10-24 - 2023-01-20 - G11C11/412
- 本申请公开了一种FPGA中SRAM存储单元的数据读取方法，涉及FPGA领域，该方法控制选中的SRAM存储单元的字线从t0时刻开始从低电平状态切换至高电平状态直至t4时刻切换回低电平状态；字线电压值在t0时刻升压至预设下限电压值实现切换至高电平状态，并从预设下限电压值开始按照预设升压模式逐步升高直至达到预设上限电压值，且字线电压值的升压速度不超过预设升压速度。字线电压值按照较小的升压速度逐步升压，从而有效避免字线电压值瞬间切换到高电平状态时的预设上限电压值时产生的电压过冲的问题，避免了因此对SRAM存储单元中数据的影响，保证了数据读取的准确性，且保证了FPGA中的数据不被损坏。
- 存储器装置和存储器装置的操作方法-202010608058.X
- 李全胜 - 上海兆芯集成电路有限公司
- 2020-06-29 - 2023-01-20 - G11C11/412
- 本发明提供一种存储器装置和存储器装置的操作方法。存储器装置包括存储器模块、行译码器以及控制电路。存储器模块包括多个存储器单元，其中存储器模块的一行的存储器单元耦接至少一字线，存储器模块的一列的存储器单元耦接一位线和一数据选择器。行译码器耦接存储器模块，以配置于所述一行的存储器单元。控制电路耦接行译码器，以指示需要被启动的所述字线、所述位线和所述数据选择器。
- 用于存储器内计算操作的自适应体偏置管理-202210805312.4
- H·拉瓦特;D·K·加纳丹;P·库玛;N·乔拉;M·阿尤蒂亚瓦斯 - 意法半导体国际有限公司
- 2022-07-08 - 2023-01-13 - G11C11/412
- 本公开的实施例涉及用于存储器内计算操作的自适应体偏置管理。存储器内计算电路包括具有SRAM单元的存储器阵列，SRAM单元通过字线按行连接并且通过位线按列连接。每个SRAM单元中的晶体管的体偏置节点由调制体偏置电压偏置。行控制器电路同时并行激励字线以用于存储器内计算操作。列处理电路处理响应于同时激励而在位线上生成的模拟电压，以生成用于存储器内计算操作的判决输出。电压生成器电路在同时激励期间将调制体偏置电压从非负电压电平切换到负电压电平。根据集成电路处理和/或温度条件来调整负电压电平，以便优化针对不希望的存储器单元数据翻转的保护。
- 一种在内存中实现迭代式或计算的10T SRAM电路-202211124008.X
- 蔺智挺;李广东;刘立;吴秀龙;彭春雨;赵强;卢文娟;戴成虎;刘玉;周永亮 - 安徽大学
- 2022-09-15 - 2022-12-13 - G11C11/412
- 本发明公开了一种在内存中实现迭代式或计算的10T SRAM电路，所述电路以10TSRAM单元为基本单元设置n行n列的内存单元，每个10T SRAM单元包括上半部分、中间部分和下半部分，PMOS晶体管M1和M2，NMOS晶体管M3和M4构成上半部分；NMOS晶体管M5和M6构成中间部分；PMOS晶体管M7和M8，NMOS晶体管M9和M10构成下半部分；上半部分和下半部分作为两个4T SRAM单元存储，中间部分作为开关使用。该电路不仅能够实现多行数据的或计算，也能实现一个单元存储上下均可存储数据的功能，打破了空间上对计算的限制。
- 一种基于8T SRAM的多比特权重量化电路-202210400883.X
- 周玉梅;黎涛;乔树山;尚德龙 - 中科南京智能技术研究院
- 2022-04-18 - 2022-11-29 - G11C11/412
- 本发明涉及存内计算技术领域，特别是涉及一种基于8T SRAM的多比特权重量化电路，包括矩阵式排列的8T SRAM，各列8T SRAM的读位线共线连接，且各读位线均通过电容连接公共连接端VSS；各8T SRAM均包括6T‑SRAM、管N5和管N6；管N5的栅极与6T‑SRAM中权重存储节点连接，管N5的源极接VSS，管N5的漏极连接管N6源极，管N6的栅极连接读字线，管N6的漏极连接读位线；各个8T SRAM中管N5和N6的沟道宽度相同，每行8T SRAM中各管N5的沟道宽度不同，每列8T SRAM中各管N5的沟道宽度相同。本发明减少了比特权重的量化占用的电路面积。
- 半导体装置-202180028500.4
- 塚本雅则 - 索尼半导体解决方案公司
- 2021-02-25 - 2022-11-25 - G11C11/412
- 本发明在保持存储器单元的小面积的同时执行具有高功率效率的积和计算。该半导体装置包括其中多个存储器单元以矩阵排列的存储器单元阵列。接着，多个存储器单元中的每个存储器单元包括：触发器电路，该触发器电路包括两个反相器电路，在每个反相器电路中负载场效应晶体管和驱动场效应晶体管串联连接，两个反相器电路的输入部分和输出部分彼此交叉连结；两个传输场效应晶体管，每个传输场效应晶体管具有连接到字线的栅电极，一对第一主电极区和第二主电极区中的第一主电极区分别连接到所述两个反相器电路的输出部分；以及两个电阻元件，其一个端侧分别连接到所述两个传输场效应晶体管的第二主电极区，并且其另一个端侧分别连接到位线和位线拔。
- 一种基于SRAM的存算一体电路单元-202210981583.5
- 张章;孙德凯;陈思锴 - 合肥工业大学
- 2022-08-15 - 2022-11-25 - G11C11/412
- 本发明涉及一种基于SRAM的存算一体电路单元。该单元由一个标准的6管SRAM和额外的6个PMOS组成，其中，标准的6管SRAM用于存储信息，额外的6个PMOS负责将外部信号与内存存储的信息进行单比特乘加运算，从而高速、稳定地实现单比特神经网络。本发明能够加快单比特神经网络的速度，减少单比特神经网络的功耗。
- 专利分类
