[发明专利]网同步可集成从时钟锁相环无效
申请号: | 02115742.1 | 申请日: | 2002-04-19 |
公开(公告)号: | CN1452319A | 公开(公告)日: | 2003-10-29 |
发明(设计)人: | 陈为怀;樊少杰;李兆训 | 申请(专利权)人: | 陈为怀;樊少杰;李兆训 |
主分类号: | H03L7/08 | 分类号: | H03L7/08 |
代理公司: | 郑州联科专利事务所 | 代理人: | 陈浩 |
地址: | 450002 *** | 国省代码: | 河南;41 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明涉及一种用于SDH传送网各级同步单元、CDMA基站时间频率同步设备、数字同步网及程控交换机各级从时钟中的网同步可集成从时钟锁相环。该从时钟锁相环为由一个松耦合全数字锁相环和一个窄带模拟锁相环交叉连接组成的双环从时钟锁相环,输入基准信号加到全数字锁相环的输入端,全数字锁相环的输出信号用作模拟锁相环输入,模拟锁相环输出作为从时钟锁相环的输出,两个锁相环共用一个高稳恒温压控晶体振荡器VCXO,全数字锁相环用模拟锁相环中的高稳恒温压控晶体振荡器VCXO作频率源分别加到脉冲加减电路、K计数电路和数据采集处理电路作内部时钟。 | ||
搜索关键词: | 同步 集成 时钟 锁相环 | ||
【主权项】:
1、一种网同步可集成从时钟锁相环,其特征在于:该从时钟锁相环为由一个松耦合全数字锁相环和一个窄带模拟锁相环交叉连接组成的双环从时钟锁相环,输入基准信号加到全数字锁相环的输入端,全数字锁相环的输出信号用作模拟锁相环输入,模拟锁相环输出作为从时钟锁相环的输出,两个锁相环共用一个高稳恒温压控晶体振荡器VCXO,全数字锁相环用模拟锁相环中的高稳恒温压控晶体振荡器VCXO作频率源分别加到脉冲加减电路、K计数电路和数据采集处理电路作内部时钟。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于陈为怀;樊少杰;李兆训,未经陈为怀;樊少杰;李兆训许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/02115742.1/,转载请声明来源钻瓜专利网。
- 上一篇:可变换无线功能装置
- 下一篇:减少压缩机摩擦损失的结构