[发明专利]一种FinFET结构的固相源掺杂方法在审
| 申请号： | 202010584726.X | 申请日： | 2020-06-24 |
| 公开（公告）号： | CN113838805A | 公开（公告）日： | 2021-12-24 |
| 发明（设计）人： | 李勇 | 申请（专利权）人： | 上海华力集成电路制造有限公司 |
| 主分类号： | H01L21/8238 | 分类号： | H01L21/8238;H01L21/225 |
| 代理公司： | 上海浦一知识产权代理有限公司 31211 | 代理人： | 戴广志 |
| 地址： | 201203 上海市浦*** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供一种FinFET结构的固相源掺杂方法，Fin结构及其上的缓冲层、缓冲层上的硬掩膜层构成叠层，用作PMOS的叠层为第一结构；用作NMOS的叠层为第二结构；沉积BSG层覆盖叠层及基底上表面；去除第一结构上的BSG层；沉积PSG层覆盖第二结构上的BSG层、第一结构以及基底上表面；去除第二结构上的PSG层；在基底上表面的PSG层和BSG层上形成介质层；去除介质层以上的PSG层和BSG层；去除介质层将Fin结构侧壁剩余的PSG层和BSG层及基底上表面的PSG层和BSG层暴露；沉积帽层以覆盖叠层及Fin结构侧壁的PSG层和BSG层；退火以使Fin结构侧壁的PSG层中的磷和BSG层中的硅向Fin结构内部侧向扩散；刻蚀去除PSG层和BSG层以上的帽层后沉积氧化层；去除硬掩膜层及缓冲层，将Fin结构的顶部暴露。 | ||
| 搜索关键词： | 一种 finfet 结构 固相源 掺杂 方法 | ||
【主权项】：
暂无信息
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于上海华力集成电路制造有限公司，未经上海华力集成电路制造有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/202010584726.X/，转载请声明来源钻瓜专利网。
- 上一篇：半导体薄膜的沉积设备和沉积方法
- 下一篇：半导体结构及其形成方法
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
