[发明专利]处理电路在审
| 申请号： | 201980050966.7 | 申请日： | 2019-07-29 |
| 公开（公告）号： | CN112514262A | 公开（公告）日： | 2021-03-16 |
| 发明（设计）人： | J·P·莱索;M·J·麦克洛史蒂文斯 | 申请（专利权）人： | 思睿逻辑国际半导体有限公司 |
| 主分类号： | H03M1/50 | 分类号： | H03M1/50;G06G7/164 |
| 代理公司： | 北京北翔知识产权代理有限公司 11285 | 代理人： | 郑建晖;李星宇 |
| 地址： | 英国苏格*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： |
本申请涉及用于信号的相乘的设备和方法。乘法电路(100)具有第一时间编码调制器(103a)和第二时间编码调制器(103b)，第一时间编码调制器(103a)和第二时间编码调制器(103b)被配置来分别接收第一组合信号(S |
||
| 搜索关键词： | 处理 电路 | ||
【主权项】：
暂无信息
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于思睿逻辑国际半导体有限公司，未经思睿逻辑国际半导体有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201980050966.7/，转载请声明来源钻瓜专利网。
- 同类专利
- 一种应用于存内计算电路的电流时间转换器-202310686148.4
- 周玉梅;黎涛;游恒;尚德龙 - 中科南京智能技术研究院
- 2023-06-09 - 2023-09-08 - H03M1/50
- 本发明公开了一种应用于存内计算电路的电流时间转换器，包括：初始化电路，用于：使数据线DL的电位被上拉至电源电压VDD、采样节点SAMPLE的电平由晶体管N0下拉至地VSS、电容C0中无电荷存在；电压采样电路，用于：使数据线DL的电平保持为电源电压VDD、使节点SAMPLE的电压为(VDD‑VTH,P0)，VTH,P0为晶体管P0的阈值电压；转换电路，用于：将节点的电位减小至由晶体管N2和P3组成的反相器的翻转电压时，使节点VO由低电平翻转为高电平，完成电流‑时间的转换；本发明结构简单，本电流‑时间转换器结构较为简单，仅由数个晶体管和电容构成，且晶体管和电容的尺寸均较小，占据的面积较小。
- 具有错误保护方案的时间到数字电路系统-202211465622.2
- E·A·贝克尔;T·J·戈姆 - 美光科技公司
- 2022-11-22 - 2023-08-25 - H03M1/50
- 本申请案涉及具有错误保护方案的时间到数字电路系统。时间到数字电路可提供事件的时间测量，或多个事件之间的持续时间的时间测量。各种电子装置可包含一或多个时间到数字电路。时间到数字电路可包含用以使用温度计码测量时间的持续时间的电路系统。举例来说，所述时间到数字电路可当接收到事件的指示时使用环形振荡器产生交变信号。此外，所述时间到数字电路可将所述交变信号转换为一致信号，其中在多个连续信号中的高信号与低信号之间具有仅一个转变。此外，所述时间到数字电路可当多个连续信号中的高信号与低信号之间的多个转变发生时校正所述一致信号的错误信号值。
- 二进制随机时间到数字转换器及方法-201880022617.X
- 罗腾·巴宁;阿萨夫·本-巴萨特;叶夫根尼·休梅克;奥菲尔·德刚尼 - 苹果公司
- 2018-01-19 - 2023-08-08 - H03M1/50
- 一种用于确定两个信号中的信号边缘之间的差异的方法和装置包括多级转换器，其中每一级确定两个信号中的哪个信号具有更早的信号边缘，输出与该确定相对应的值，并随后向更早的信号施加等于由前一级施加的延迟的一半的延迟。这些级考查到所寻求的信号边缘的越来越小的间隔。每一级包括多个逻辑元件。如果级中的所有逻辑元件都输出相同信号，则边缘位置是清楚的。如果级中的一些逻辑元件的选票由于不同元件的设立时间的差异而不同于该级中的其他逻辑元件，则已在该级的感测带内找到边缘位置。
- 数字时间转换方法、数字时间转换器以及数字锁相环-202010768298.6
- 颜文;刘钊;韩洪征;宋永华 - 博流智能科技（南京）有限公司
- 2020-08-03 - 2023-08-08 - H03M1/50
- 本发明揭示了一种数字时间转换方法、数字时间转换器以及数字锁相环，所述方法包括：利用动态元素匹配DEM技术随机选择所用到的数字时间转换器DTC的温度计编码结构中的延迟单元；在设计数字时间转换器DTC的延迟单元时，设定不同延迟单元的延迟。本发明提出的数字时间转换方法、数字时间转换器以及数字锁相环，可显著降低DTC非线性引入的分数杂散的同时降低面积开销及功耗开销，并且同时降低设计复杂度。
- 一种时域量化的高速流水线ADC电路-202110960486.3
- 石春琦;朱晓剑;张润曦;申家齐 - 华东师范大学
- 2021-08-20 - 2023-08-01 - H03M1/50
- 本发明公开了一种时域量化的高速流水线ADC电路，所述电路主要包括2级子ADC，第一级为4比特量化，第二级为5比特量化，两级之间包含1比特冗余，每一级均通过电压时间转换电路VTC将输入电压转化为时间以脉宽的形式输出给时间数字转换器TDC进行时域上的量化，两级之间采用高速动态残差放大器RA快速对第一级子ADC输出残差电压放大2倍。相对于传统电压域量化的高速ADC，本发明避免了使用传统的运算放大器，降低了电路的功耗。时域量化具有4ps的时间分辨率，可实现高速量化，并支持工艺演进。本发明高速ADC采样频率为800MS/s，在奈奎斯特输入下，有效位数ENOB为7.64Bit，无杂散动态范围SFDR为58.3dB，功耗仅为8.05mW。
- 一种基于TDC的高重复速率的时间间隔数字转换器-202010710991.8
- 安永泉;禹健;王萌洁;李晋华;王志斌 - 中北大学
- 2020-07-22 - 2023-07-25 - H03M1/50
- 本发明属于时间间隔测量技术领域，具体涉及一种基于TDC的高重复速率的时间间隔数字转换器，包括TDC电路和TAC电路，所述TDC电路包括第一比较器、第二比较器、第一触发器、第二触发器、第三触发器、第四触发器、第五触发器、第六触发器、第七触发器、第八触发器、第九触发器、第十触发器，所述第一比较器的正端连接有开始电压，所述第一比较器的负端连接有门限电压，所述第一比较器的输出端连接有第一触发器的CP控制端。本发明的TDC电路无需进行专门的复位操作，解决了现有技术中采用基于时间‑幅度转换原理的模拟内插法测量时间间隔、测量结果对温度敏感、在连续测量时电路的测量反应速度较慢的问题。本发明用于时间间隔的测量。
- 基于时间的延迟线模拟比较器-201780013066.6
- 布赖恩·克里斯;詹姆士·E·巴特林;尼尔·多伊彻 - 密克罗奇普技术公司
- 2017-07-19 - 2023-07-04 - H03M1/50
- 本发明的实施例包含电压比较器。所述电压比较器可包含：第一输入，其经配置以接收第一模拟电压；第二输入，其经配置以接收第二模拟电压；第一数字延迟线，其经配置以经由第一延迟电路传播所述第一模拟电压且经由第二电路传播所述第二模拟电压；及输出电路，其经配置以基于是表示所述第一模拟电压的值还是表示所述第二模拟电压的值经由所述第一数字延迟线更快传播而提供比较器输出。所述比较器输出可经配置以识别是所述第一模拟电压还是所述第二模拟电压更大。
- 一种高精度的电压-时间转换器-202110843275.1
- 尹勇生;郭围围;陈超超;龚号;孟煦 - 合肥工业大学
- 2021-07-26 - 2023-06-16 - H03M1/50
- 本发明公开了一种高精度的电压‑时间转换器，包括：采样保持电路、振荡器、信号校正电路、轨对轨电压比较器，其中采样保持电路采样输入的电压信号，并保持其状态；振荡器用于产生一组方波信号和三角波信号；信号校正电路用于校正方波信号和三角波信号之间的相位，并使之相位匹配；轨对轨电压比较器用于对输入的两组信号进行全电压范围内的比较。本发明能够将输入电压信号转换为精确的时间量，从而有效地提升时间域ADC的量化精度。
- 一种比较时间动态调整的低功耗比较器电路-202011244609.5
- 庄浩宇;曹启富;唐鹤;彭析竹 - 电子科技大学
- 2020-11-10 - 2023-05-26 - H03M1/50
- 一种比较时间动态调整的低功耗比较器电路，正向输入处理模块输入VIP并产生第一结点信号连接到第一和第二反相器输入端；负向输入处理模块输入VIN并产生第二结点信号连接到第三和第四反相器输入端，设置不同翻转阈值电压的反相器，使得VIP大于VIN时，第一结点比第二结点电压下降速度快，在第一结点电压小于第二反相器翻转阈值电压，第二结点电压大于第三反相器翻转阈值电压时，比较器正向输出端输出高电平；当VIP小于VIN时，第一结点比第二结点电压下降速度慢，在第一结点电压大于第一反相器翻转阈值电压，第二结点电压小于第四反相器翻转阈值电压时，比较器负向输出端输出高电平；获得比较结果后关断比较器电路，实现比较时间动态调整，降低功耗。
- 模数转换器电路-202211466656.3
- 渡边高元 - 株式会社电装
- 2022-11-22 - 2023-05-23 - H03M1/50
- 在A/D转换器电路中，第一脉冲信号通过第一脉冲延迟电路的所有第一延迟单元所需的时间定义为第一周转时间，并且第二脉冲信号通过第二脉冲延迟电路的所有第二延迟单元所需的时间定义为第二周转时间。将第一脉冲信号通过任何第一延迟单元所需的平均时间定义为第一通过时间，并且将第二脉冲信号通过任何第二延迟单元所需的平均时间定义为第二通过时间。第一通过时间和第二通过时间之间的差异使得第一周转时间和第二周转时间之间的差异相比于对于第一通过时间和第二通过时间彼此相同的情况而言第一周转时间和第二周转时间之间的参考差异能够更小。
- 全可综合的时间域模拟数字转换器-202310136235.2
- 金晶;黄裕炜;过悦康 - 上海交通大学
- 2023-02-20 - 2023-05-09 - H03M1/50
- 一种全可综合的时间域模拟数字转换器，包括：依次连接的采样保持电路、电压时间转换电路和时间数字转换电路，其中：采样保持电路将连续时间的电压信号转换为离散时间的电压信号并输出至电压时间转换器；电压时间转换器通过对电容单元进行充电并缓冲生成START信号和STOP信号并输出至时间数字转换器；时间数字转换器根据START信号和STOP信号输出数字信号，实现模拟电压信号转换为数字信号。本发明通过基本的数字逻辑单元搭建全可综合的采样保持电路，电压时间转换电路和时间数字转换电路并组成ADC，使用HDLs语言对ADC进行完整的描述，利用数字电路设计工具方便地完成仿真、综合、布局布线等设计流程，从而简化ADC的设计。
- 一种电压到时间转换电路-201710150605.2
- 杨波;朱珍 - 佛山科学技术学院
- 2017-03-14 - 2023-05-05 - H03M1/50
- 一种电压到时间转换电路，其特征在于包括方波发生电路、反相积分电路、电压跟随器、电压比较器、四选一开关控制电路。本发明与已有技术相比，具有在较大输入电压变化范围内电压到时间转换保持良好的线性特性，能提高电压到时间转换精度，降低了转换时间的优点。
- 数字过采样传感器系统、装置和方法中的时间延迟-201780047952.0
- D·范;约瑟夫·勇·权 - 寇平公司
- 2017-01-31 - 2023-05-02 - H03M1/50
- 描述了用于对从模数转换器(ADC)输出的信号进行时间延迟的系统和方法。所述ADC包括响应于模拟场量的数字传感器。所述数字传感器被配置为以采样时钟频率输出过采样数字输出信号。时间延迟元件被配置为接收所述过采样数字输出信号作为输入并输出时间延迟的过采样数字输出信号。滤波器被配置为接收所述经延迟的过采样数字输出信号作为输入。所述滤波器将所述经延迟的过采样数字输出信号低通滤波并抽取至较低采样率。输出包括经低通滤波、抽取、延迟的数字输出信号，其中，所述较低采样率小于所述采样时钟频率。
- 用于基于时间的多周期ADC的方法和装置-201711137246.3
- 菅野崇志 - 半导体组件工业公司
- 2017-11-16 - 2023-04-14 - H03M1/50
- 本申请涉及用于基于时间的多周期ADC的方法和装置。本发明解决的一个技术问题是提高ADC数字信号的准确度。用于基于时间的多周期ADC的方法和装置包括被配置为执行彼此异相的多个电压‑时间转换的多个VTC。可对每个VTC的积分时间求和以提供总积分时间，然后可将所述总积分时间转换为数字值。由本发明实现的一个技术效果是提供具有更长总积分时间的ADC。
- 具有离散增益之电压时间转换器-201911246362.8
- 屠于婷;徐荣金;叶大蔚;史传进 - 复旦大学
- 2019-12-08 - 2023-04-07 - H03M1/50
- 本发明属于集成电路技术领域，具体为具有离散增益之电压时间转换器。本发明的电压时间转换器的核心架构包括动态时间放大器、校正码生成电路、增益校正电路以及反相器；电压时间转换器基本可以实现高线性度且低功耗的特性，其主要根据输入电压的信号产生两条不同大小的电流，使得负载电容以两个不同的速率放电至地，而当放电电压小于反相器的门槛电压后，反相器由0变为1，两反相器输出之间的相位差即为转换后的时间差；增益校正电路根据校正码生成电路的输出打开或关闭调节两输入电压产生的电流大小，扩大增益可调整的范围并减少固定延时的产生，使电压时间转换器得增益保持稳定，且提高电路的转换速率。
- 具有高线性度的电压时间转换器-201911287833.X
- 屠于婷;徐荣金;叶大蔚;史传进 - 复旦大学
- 2019-12-15 - 2023-03-07 - H03M1/50
- 本发明属于集成电路技术领域，具体为具有高线性度的电压时间转换器。本发明电压时间转换器，由两条等比速率的充放电路径组成；每条充放电路径都包含控制开关、以晶体管组成的电流源和反相器。本发明将两路径中其中一条的放电电压节点VOUTP提高大于VDD来改善电压时间转换器的线性度，以及得到更大的输出范围，并使另外一条路径的放电电压节点VOUTN小于VDD来缩小电压时间转换器产生的固定延时，以提高转换速率，藉由控制信号CKS
- 一种数字定时器拓扑结构及其控制方法-201910329764.8
- 黄征;郭文娟;姚景梅;尹号 - 西安微电子技术研究所
- 2019-04-23 - 2023-03-07 - H03M1/50
- 本发明公开了一种数字定时器拓扑结构及其控制方法，拓扑结构包括多个D触发器、与非门G1、与非门G2及与非门G3；与非门G2的输出端与第一D触发器U1的复位端连接，第一D触发器U1的控制端与非门G1的输出端连接，与非门G1的第一输入端与最后一D触发器的反相位输出端连接，与非门G1的第二输入端与第二D触发器U2的同相位输出端连接；第二D触发器U2至最后一个D触发器的控制端均与VDD端连接；与非门G3的第一输入端与第一D触发器U1的反相位输出端连接，与非门G3的第二输入端与第二D触发器U2的反相位输出端连接。将此种定时器应用在I/F转换电路中，显著提高I/F转换电路的线性度，降低电路功耗，并增大电路的转换量程。
- 数据采样的校准方法和系统-201710765681.4
- 霍晓芳;白彩云 - 北京智云芯科技有限公司
- 2017-08-30 - 2023-01-24 - H03M1/50
- 本发明公开了一种数据采样的时间同步、校准方法和系统，其中，该方法包括：采用外部时钟源的实际时钟频率除以预设的目标采样率，得到实际采样间隔，实际采样间隔包括整数部分TIMERP_INT和小数部分TIMERP_FRAG；基于时间同步信号的固有时间延迟与计算实际采样间隔的时间延迟之和，计算得到固定延迟时间；采用固定延迟时间乘以时钟频率，得到固定延迟时间对应的时钟周期数；采用时钟周期数除以采样间隔的整数部分，得到商值和余数，记余数为FRAGO；将余数作为采样计数器在当前时间同步周期的第一次计数的初始计数值；基于初始计数值，控制AD采样器进行第一次采样。本发明能够减少后期校准的计算量。
- 一种数字时间转换器及电子装置-202110514323.2
- 邓伟;贾海昆;池保勇 - 清华大学
- 2021-05-07 - 2022-12-23 - H03M1/50
- 本文公开一种数字时间转换器及电子装置，本发明实施例数字时间转换器，包括一级以上数字时间转换单元；数字时间转换单元包括：第一延时单元(Delay)、第二Delay、第一D触发器(DFF)和第二DFF；第一Delay的输入端接收第一输入信号或连接相邻数字时间转换单元的输出端，输出端分别连接第一和第二DFF的第一输入端，以及连接相邻数字时间转换单元的输入端；第二Delay的输入端接收第二输入信号或连接相邻数字时间转换单元的输出端；第二Delay的输入端与输出端分别连接第二和第一DFF的第二输入端；第一和第二DFF分别输出用于表征超前或滞后信息的数字信号；所有Delay的延时时长相同。本发明实施例设计了各方面均更符合应用需求的时间数字转换器。
- 时间至数字转换器-201810545867.3
- 梁志澎;文振财;易翔;纪洁生 - 台达电子国际（新加坡）私人有限公司;新加坡南洋理工大学
- 2018-05-25 - 2022-11-22 - H03M1/50
- 本公开提供一种时间至数字转换器，包含振荡器控制器、可逆振荡器及测量电路。振荡器控制器构造成接收起始信号及终止信号，并输出模式信号。可逆振荡器电连接于振荡器控制器，以接收模式信号，并输出多个延迟信号，其中可逆振荡器的振荡方向依据模式信号进行反转。测量电路电连接于可逆振荡器，以接收多个延迟信号，且测量电路接收取样信号，依据取样信号对多个延迟信号进行取样，并输出输出信号。
- 一种基于电压抬升技术的全摆幅输入电压时间转换器-202210809385.0
- 任俊彦;赵雨桐;叶凡 - 复旦大学
- 2022-07-10 - 2022-11-08 - H03M1/50
- 本发明属于集成电路技术领域，具体为一种基于电压抬升技术的全摆幅输入电压时间转换器。本发明电压时间转换电路由差分结构组成，包括工作方式和电路连接完全相同的两个单端电路：P端和N端；每个单端结构包括：电压抬升采样模块、放电电流源、阈值电压检测模块；电压输入信号V
- 一种两级内插时间数字转换器电路-202110512172.7
- 封常青;董文豪;刘树彬;王君宸;沈仲弢;安琪 - 中国科学技术大学
- 2021-05-11 - 2022-10-28 - H03M1/50
- 本发明提供一种两级内插时间数字转换器电路，包括：门控振荡器在触发电路输出的触发信号的控制下产生周期信号；中间内插计数电路在触发信号的控制下进行中间级时间内插；细延迟链内插电路接收门控振荡器产生的周期信号进行细计数内插；第一锁存电路对细延迟链内插电路输出的细延迟链原始数据进行锁存；第二锁存电路对中间内插电路输出的中间内插计数原始数据进行锁存；查找表电路基于编码后的细延迟链原始数据和编码后的中间内插计数原始数据，得到中间内插数据。在不降低测量精度的前提下，本发明与常规时间数字转换器电路相比，延迟链更短，编码更简单，极大减少逻辑资源消耗。
- 一种用于时间域模数转换器的电压时间转换器-202110472625.8
- 樊华;祁小虎;鲁少卿;冯全源;苏华英;王国松 - 电子科技大学
- 2021-04-29 - 2022-10-14 - H03M1/50
- 本发明公开了一种用于时间域模数转换器的电压时间转换器，应用于低功耗高精度的时域模数转换器。本发明提出的电压时间转换器，通过结合结合电流饥饿技术、电流镜技术和体偏置技术的优势，与传统结构相比，本发明实现了低功耗、高线性度、宽输入动态范围和抗PVT变化能力强等优良性能。相比于传统的电压时间转换器具有更宽的输入动态范围和更高的线性度；输入电压作为晶体管的体端电压被接入电路中，体端的电流很小，没有明显地增加功耗，实现了低功耗电压时间转换器设计。
- 一种基于比较器的电压时间转换电路-202110556940.9
- 陈志杰;张晓羽;万培元;张洪达;马永阔 - 北京工业大学
- 2021-05-21 - 2022-09-23 - H03M1/50
- 本发明公开了一种基于比较器的电压时间转换电路，包括采样电路、电压时间转换电路、时间数字转换电路三部分。在整体结构中，采样电路连接输入的差分信号，并传递到电压时间转换电路输入端，将电压余量转换为时间余量，并输出到时间数字转换电路完成整体电路转换工作。本发明将整体电路分为两部分，首先是第一部分对输入电压信号的采样，并将采样加过存储到电容中；其次是利用斜坡发生器与输入信号进行比较并将结果输出为方波信号。通过电压时间转换电路输出的开启和停止信号可通过异或门直接作为单独信号控制时间数字转换电路的工作状态。以此完成从电压输入信号到时间输出信号的转换。
- 译码电路、TDC电路、数据处理芯片、光学系统、译码方法-202011487169.6
- 姚廷宇;王陈銮;向少卿 - 上海禾赛科技有限公司
- 2020-12-16 - 2022-06-17 - H03M1/50
- 一种译码电路，包括：码位产生单元，适于根据一组相位逻辑值产生一组逻辑码，其中，每两个相位逻辑值对应一位逻辑码，符合预定要求的两个相位逻辑值对应的逻辑码不同于所述一组逻辑码中的其他逻辑码，用于标示所述一组相位中处于突变沿的相位信号；所述两个相位逻辑值表征一对多相位时钟信号在采样时刻的相位；所述一对多相位时钟信号为相邻的两个多相位时钟信号，或者最后一个和第一个多相位时钟信号；译码单元，适于根据所述一组逻辑码获得第一编码。
- 时间数字转换器及电子设备-202210189699.5
- 臧军领;刘佳 - 深圳市速腾聚创科技有限公司;上海路泊盛世信息科技有限公司
- 2022-03-01 - 2022-05-24 - H03M1/50
- 本申请实施例公开了一种时间数字转换器及电子设备，时间数字转换器包括第一余量时间指示模块和/或第二余量时间指示模块，其中，第一余量时间指示模块用于接收第一脉冲信号和多相时钟信号，根据第一脉冲信号和多相时钟信号，生成第一余量时间指示信号；第二余量时间指示模块用于接收第二脉冲信号和多相时钟信号，根据第二脉冲信号和多相时钟信号和多相时钟信号，生成第二余量时间指示信号；本申请提供的时间数字转换器，通过余量时间指示模块将多相时钟信号中相邻两相时钟信号的时间间隔划分为更小的时间单元，利用更小的时间单元对余量时间进行测量，提高时间数字转换器的时间分辨率。
- 一种可压缩最大转换耗时的游标环型时间数字转换器-201811031883.7
- 吴金;赵洋;戴鹏飞;郑丽霞;孙伟锋 - 东南大学
- 2018-09-05 - 2022-03-11 - H03M1/50
- 本发明公开了一种可压缩最大转换耗时的游标环型时间数字转换器，包括转换加速模块和可预置位的游标环型TDC。转换加速模块受外部延迟锁相环(DLL)的控制，通过判断输入时间与半量程的大小关系，将处理后的时间间隔提供给可预置位的游标环型TDC，并将计数初值配置为0或半量程从而完成预置数，再对处理后的输入时间间隔进行高精度量化，最终输出对应的数字码。相比于普通游标环型时间数字转换器，本发明的时间数字转换器的最大转换耗时降低至约为传统结构的一半。
- 时间-数字转换器-202110335678.5
- N·达顿;J·K·莫雷 - 意法半导体(RD)有限公司
- 2021-03-29 - 2021-10-01 - H03M1/50
- 本公开涉及时间‑数字转换器。在一个实施例中，一种方法包括：从TDC接收第一多个数字代码；从第一多个数字代码生成粗直方图；从多个粗仓中检测峰值粗仓；在接收第一多个数字代码之后，从TDC接收第二多个数字代码；以及基于检测到的峰值粗仓从第二多个数字代码生成精直方图，其中精直方图深度范围比粗直方图深度范围窄，其中较低精直方图深度低于或等于较低粗峰值深度，并且其中较高精直方图深度高于或等于较高粗峰值深度。
- 一种基于可调增益时间放大器的时间-数字转换器-202110504208.7
- 王子轩;王泽;蔡志匡;郭宇锋;姚佳飞;王耀晨;黄康琪 - 南京邮电大学;南京邮电大学南通研究院有限公司
- 2021-05-10 - 2021-07-13 - H03M1/50
- 本发明公开了一种基于可调增益时间放大器的时间‑数字转换器，属于数模混合集成电路技术领域。包括粗级时间‑数字转换器CTDC、时间放大器TA和细级时间‑数字转换器FTDC；所述粗级时间‑数字转换器CTDC的两个输入端分别外接输入START和STOP信号；所述时间放大器TA包括误差提取电路、数字模块、脉冲提取电路和误差求和电路，所述误差提取电路用于将START信号和STOP信号的相位差提取出来；所述脉冲提取电路用于提取脉冲，所述误差求和电路用于将并行的误差信号合并成串行的。本发明能够并行提取多个误差信息，而不是对于单个误差的放大，线性度高；同时，在提取误差和误差求和时，简化了对误差信号的处理过程，防止在处理过程中引入新的误差，确保了放大时的精确度。
- 一种两步式高分辨率时间-数字转换器电路-202022283132.3
- 尹勇生;庞高远;郭围围;谢熙明 - 合肥工业大学
- 2020-10-14 - 2021-04-13 - H03M1/50
- 本实用新型公开了一种两步式高分辨率时间‑数字转换器电路，包括环形TDC电路、细量化电路、电压生成电路；该环形TDC电路由四个延迟单元D1‑D4、四个D触发器、计数器和译码器组成；该细量化电路是由四选一数据选择器MUX，六十四个拥有不同数量负载电容的压控延迟单元VD1‑VD64、延迟器DLY以及仲裁器阵列组成；该电压生成电路由方波发生器，第五延迟单元D5，拥有一个负载电容的压控延迟单元VD65，拥有六十四个负载电容的压控延迟单元VD66，鉴相器PD以及电荷泵CP组成。本实用新型能准确地完成时间间隔测量，同时兼顾TDC电路的分辨率与测时范围，并实现分辨率的可调。
- 专利分类
